Дешифратор Советский патент 1983 года по МПК H03K13/24 H03K13/252 

I Иэовретенпе относится к радиотёхнике и может использоваться для коммутации высо ;1частотных элементов, например, кварцевых резонатор.ов и генераторов. Наиболее б мзким к предлагаемому по техничесхо сущности является дешифратор, с держащий кварцевые резонато1Ш, вых QJ которых объединены и.подключены ч первой выходной шине, а выходы - к к .тодам диодов, соединенных с пepвы и выводами дросселей, г блок управления, подключенный к четырем входным винам и общую шину ij При различных наборах входных шин в этом дешифраторе оказываются вклх ченными более одного диода, т.е. кроме выбранного диода под током находятся и другие диоды. Однако другие диоды, кроме выбранного, це подключаются к генератору, так как в общую цепь, которая объединяет вьюоды всех диодов, противоположных соединенным с выходными шинами дешифратора, включён дополнительный диод. Этот диод делит коммутирующие диоды на две груйпы, отключая от генератора дополнительно включенные диоды, кроме выбранного. Влок управления дешифратора выполнен с применением диодно-резисторной логики. Наличие, кроме выбранного, дополнительно вклю ченных диодов, коммутирунщих выход:ньге ШИ1Ш дешифратора, необходимость отключения этих диодов от генератора за применения низкоомных делителей напряжения вызывает значительную мощность потребления. Таким образом, недостатком известного дешифра;тора является значительная потребляемая мощность. Цель изобретения - снижение потребляемой мощности дешифратора за счёт включения только одного выбранного диода для различных комбинаций .снгналов на входных шинах. f Поставленная цель достигается тем что в дешифратор, содержащий кварцевые резонаторы, выходы которых объединены и подключены к первой выходной шине, а выходы - к катодам диодов, соединенных с -первыми выводами дросселей, блок управления, подключенный к четырем входным шинам и общую шину, введены два конденсатора, причем первый выход блока управления соединен с анодами всех нечетных дио дов и через первый конденсатор с общей Шиной, второй выход блока управ07але}П1Я соединен с анодами всех четных диодов и через второй конденсатор с общей шиной, каждый из остальных пяти выходов блока управления соединеи с вторыми объединеНнЫ14н выводами соответствуювшх пар дросселей. Блок управления сс держит . ло гических элементов, входные и выходные Шины, причем первая входная шина соединена с входом логического элемента , выход которого соединен с второй выходной Шиной и входом логического элемента НЕ-ИЛИ, выход которого соединен с первой выходной шиной, вторая входная шина соединена с первым входом логического элемента ЗИ-НЕ, первым входом первого логического элемента ИШЛИКАЦИЯ, и .первым входом второго логического элемента {ФШЛИКАЦИЯ, третья входная шина соединена с вторым входом логического элемента ЗИ-НЕ, вторым входом nepBoto логического элемента ЙШЛИХАЦИЯ, вторым входом второго логического элемента ИМПЛИКАЦИЯ и первым входом третьего логического .элемента ШПЛИКАЦИЯ, четвертая входная шина соедонена с третьим входом логнческогоэлемента ЗИ-НЕ и седьмой выходной шиной выход первого логического элемента ШПЛИКА1ШЯ соединен с первю входом логического элемента 2И и четвертой выходной шиной, выход второго логического элемента И ШЛИKAЦИЯ соединен с вторым Входом логического элемента 2И и пятой ВЁВсодной шиной, выход логического элемента 2И соединен с ВТО1ШМ входом третьего, логического элемента ИШ1ЛИКАЩ1Я, вьгкод Которого соединен с Шестой выходной шиной. Кроме того, с целью увеличения быстродействия а него введены резисторы, включенные межпу каждой общей тонкой соединения дросселей k каждым выходом блока управления, а также между каждьв4 выходом блока управле- 1цш и шиной питания. -На чертеже представлена принципиальная электрическая схема дешифратора. . Дешфратор содержит коммутируемые варцевые резонаторы 1-1 - 1-10, диды 2-1 -2-10, дроссели 3-1 - 3-10, онденсаторы 4-1 - А-2, резисторь 5г-1 - 5-10, блок 6 управления, выходую шину 7, выходные шины 8-1 - 8-7 блока управления, входные шины 9-1 9т дешифратора, логический элемент 10 НЕ-ИЛИ, логический 1 1

ИЛИ-НЕ, логический элемент 12 ЗИ-НЕ, первый логический элемент 13. ИМПЛИКАЦИЯ, второй логический элемент 14 ИМПЛИКАЦИЯ, логический элемент 15 2И третий логический элемент 16 ИМПЛИг КАЦИЯ.

Дешифратор работает следующим образом. .

На входные пмиы 9-1 - 9г4 посту пают сигналы в двоичном коде. Например, для включения диода 2 - б, коTOpbdi кo.в4yтиpyeт кварцевый резонатЬр 1-6, иеобходимо заменитьна ШИНУ 17, т.е. подать нулевые ура«ии (Шгяалов на входные 9-1 и 9-3 шины, вес 1 и 4 соответственно. При этом на остальных входашх винах 9-2 и 9-4 необходимо .иметь уровень лоГ1|ческой единицы. В этом случае ток будет протекать не через все четные диоды, а только

через 2-6, так как нулевой уровень сигнала на выходных шинах блока управления будет только на шине 8-5 что обеспечит на диоде 2-6 уровень пряного смещения

Резисторы 5-1 - 5-10 создают о,братиое смещенне на все диоды, кроме выбранного, причем напряжение, подаваемое на шину 18 питания должно, быть больше, чем выходное напряжение на шинах 8-1 - 8-7 блока управления Резисторы 5-1 - 5-10 выбираются высркоомньми, так как запирающее смещение приложено к обратному сопро, тивлёнгаЬ ®1одов 2-1 - 2-10 и пракЧпи чески не нагружает источники питания,

Технико-экономический эффект от

испольэования дешифратора 3 1ключает ся в его упрощении и снижений потреб ляемой им мощности.

1. ДЕШИФРАТОР, содержащий кварцевые резонаторы, вькоды которых объединены и подключены к первой выходной шине, а входы: - к катодам диодов, соединенных с первыми выводами дросселей, блок управления,подключенный к четырем входным гаинам и общую шину, о т л и ч а ю щ.и и с я тем, что, с целью снижения потребляемой мощности, в него введены два конденсатора, причем первьш выход блока управления соединен с анодами всех нечетных диодов и через первый конденсатор с общей тиной, второй вькод блока управления соединен с анодами всех четных диодов и через второй конденсатор - с общей шиной, каждый из остальных пяти выходов блока управления соединен с вторыми объединенными выводами соответствующих пар дросселей. 2. Дешифратор по п. 1, о т ли ч а к щий с я тем, что, блок упг равления содержит семь логических элементов, входные и выходные шины, причем первая входная шина соединена с входом логического элемента HJBi-HE, выход которого соединен-с второй выходной шиной и входом логического элемента НЕ-ИЛ-, выход которого сое динен с первой выходной шиной, вторая входная шина соединена с первым входом логического элемента ЗИ-ИЕ,первым входом первого логического, элемента ИМПЛИКАЦИЯ и первым входом второго логического элемента ИМПШКАЦИЯ, третья входная шина соединена с вторым входом логического элемента ЗИ-НЕ, вторым входом первого логического элемента ИМПШКАЦИЯ, вторым входом второго логического элемента ИМПЛИКАиЛЯ и первым входом третьего логического элемента ИМПЛИКАЦИЯ, четвертая входная шийа соеди. нена с третьим входом логического i элемента ЗИ-НЕ и седьмой выходной шиной, выход первого логического эле(Л мента ИМПЛИКАЦИЯ соединен с первым входом логического элемента 2И и четвертой выходной шиной, выход второго логического элемента ИМПЛИКАЦИЯ соединен с вторым входом логического элемента 2И и пятой выходной шиной, выход логического элемента 2И соединен с вторым входом третьего логического элемента ИМПЛИКАЦИЯ, выход ко:л торого соединен с шестой выходной шиной. vi о 3. Дешифратор, по п. 1, о т л ичающийся тем, что, с целью увеличения быстродействия, в него введены резисторы, включенные между каждой общей точкой соединения дрос-. селей и Каждым выходом блока управления, а также между каждым выходом блока управления и шиной питания.