Реверсивный счетчик Советский патент 1984 года по МПК H03K23/24 

Изобретение относится к построени устройств цифровой вычислительной техники, преимущественно на потенциальных логических элементах интегральных микросхем. По основному авт. св. 824449 известен реверсивный счетчик, содержащий счетный вход, первый и второй управляющие входы и разряды, каждый из которых Ьодержит первый, второй и третий RS-триггеры на элементах И-НЕ, второй выход первого RS-триггера каждого разряда соединен с Sвходом третьего RS-триггера того же разряда, второй выход второго RSтриггера соединен с R-входом третьего RS-триггера, второй выход третьего RS-триггера соединен с S-входом второго RS-триггера, первый выход которого соединен с З- входом первого RS-триггера, а каждйй четныйразряд содержит также первый и второй элементы И-НЕ, выход первого элемента Л-НЕ соединен с S-входами первого и третьего RS-триггеров того же разря да, выход второго элемента И-НЕ соединен с R-входом третьего и S-входом второго RS-триггеров того же разряда, а первый выход первого RS-триггера соединен с входом первого элемента К-НЕ того же разряда, первый выход второго RS-триггера. соединен с входом второго элемента И-НЕ того же разряда, первый управляющий вход соединен с входами первых и вторых элементов И-НЕ,-второй управляющий вход соединен с R-входами первого и второго RS-триггеров четных разрядов а счетный вход соединен с R-входами первого и второго HS-триггеров перво го разряда, кроме того, второй выход первого RS-триггера каждого нечетног разряда соединен c-R-входами первого и второго RS-триггеров следующего разряда, второй выход второго RSтриггера каждого нечетного разряда соединен с входами первого и второго элементов И-НЕ следующего разярда, выход первого элемента И-НЕ каждого четного разряда соединен с R-входами первого и второго RS-триггеров следу ницего разряда,7а второй выход второго RS-триггера каждого четного разряда соединен с R-входами первого и второго RS-триггеров следующего разряда СИ . Недостатком известного реверсивного счетчика является относительно низкая достоверность функционирования, так как при реверсе счетчика возможны сбои его исходного состояния. Цель изобретения - повышение, достоверности функционирования реверсив ного счетчика. Поставленная цель достигается тем что в реверсивном счетчике, содержащем счетный вход, первый и второй уп равляющие входы и разряды, каждый из которых содержит первый, второй и третий RS-триггеры на элементах И-НЕ, второй выход первого RS-триггера каждого разряда соединен с s-входом треjbero R.S-TpHrrepa каждогр разряда соединен с S-входом третьего RBтриггера того же разряда, второй выход второго триггера соединен с S-входом третьего RS-триггера, второй выход третьего RS-триггера соединен с S-вxoдc 1 второго RS-триггера, первый выход которого соединен с S-входом первого RS-триггера, а каж,дый четный разряд содержит также первый и вторЬй элементы И-НЕ, выход первого элемента И-НЕ соединен с Sвходами первого и третьего RS-триггеров того же разряда, выход второго элемента И-НЕ соединен с R-входом третьего и S-входом второго RS-триггеров того же разряда, а первый выход первого HS-триггера соединен с ёходон первого элемента И-НЕ того же разряда, первый выход второго RSтриггера соединен с входом второго элемента И-НЕ, того же разряда, первый управляющий вход соединен с входами первых и вторых элементов И-НЕ, второй управляющий вход соединен с R-входами первого и второго RS-триггеров четных разрядов, а счетный вход соединен с R-входами первого и второго RS-триггеров первого разряда, второй выход первого RS-триггера каждого нечетного разряда соединен с R-входами первого и второго RSтриггеров следующего разряда, второй выход второго RS-триггера каждого нечетного разряда соединен с входами первого и второго элементов И-НЕ следующего разряда, выход первого элемента И-НЕ каждого четного разряда соединен с R-входами первого и йтврого RS-триггеров следующего разряда, а второй выход второго RST-триггера каждого четного разряда соединен с R-входамй первого и второго RS-триггеров следующего разряда, первый выход третьего RS-триггера каждого нечетного разряда соединен с дoпoлн тельными R-входами первого и второго RS-триггеров последующего разряда, а второй выход третьего RS-триггера каждого нечетного разряда соединен с дополнительными входами первого и второго элементов И-НЕ последую1дего разряда. На чертеже изображена структурная схема первых четырех разрядов счетчика. Реверсивный счетч.ик содержит счетный вход 1, первый 2 и второй 3 управляющие входы и : разряды 4-7, каждый из.которых содержит первый 8, второй 9 и третий 10 RS-триггеры на элементах .Й-НЕ, второй выход, первого RS-триггера 8 каждого разряда соединен с хЗ-входом третьего КЯ--триггера 10 того же разряда, второй выход второго RS-триггера 9 соединен с R-входом третьего КЗ-триггера 10, второй выход третьего HS-триггера 10 соединен с S-входом второго RS-триггера 9, первый выход которого cqe,динен с S-входом первого RS-триггера 8, а каждой четный разряд содержит также первый 11 и второй 12 элементы И-НЕ, выход первого элемента И-НЕ 11 соединен с S-входами первого 8 и третьего 10 RS-триггеров того же раз- ряда, выход второго элемента И-НЕ 12 соединен с R-входом третьего 10 и 8входом второго 9 RS-триггера того же разряда, а первый выход первого RSтриггера 8 соединен с входом первого элемента И-НЕ 11 того же разряда, . первый выход второго RS-триггера 9 соединен с входом второго элемента И-НЕ 12 того же разряда, первый управляющий вход 2 соединен с входами первых 11 и BTopbix .12 элементов И-НЕ второй управляющий вход 3 соединен с Н-входами первого 8 и второго 9 RSтриггеров четных разрядов, а счетный вход 1 .Соединен с R-входами первого 8 и второго 9 RS-триггеров первого разряда.4, второй выход первого RS- триггера 8 каждого нечетного разряда соединен с R-входами первого 8 и второго 9 RS-триггеров следующего разряда, второй выход второго RSтриггера 9 каждого нечетного разряда соединен с входами первого 11 и второго 12 элементов И-НЕ следующего разряда, выход первого элемента И-НЕ 11 каждого четного-разряда соединен с R-входами первого 8 и второго. 9 RS-триггеров. следующего разряда, второй выход второго RS-триггера 9 каждого четного разряда соединен с Rвходами первого 8 и второго 9 RSтриггеров следующего разряда; первый выход третьего КЗ-триггера 10 каждого нечетного разряда соединен с дополнительными R-входами первого 8 и второго 9 RS-триггеров последующего разряда, а второй выход третьего RS триггера 10 каждого нечетного разряда соединен с дополнительными входами первого 11 и второго 12 элементов И-НЕ последующего разряда.

Устройство производит подсчет числа срезов импульсов на-входе 1. При подаче сигналов 1 на в.ход 3 и 0. на вход 2 осуществляется сумми.рующий счет. При подаче сигналов О на вход 3 и .1 на вход 2 осуществляется вычитающий счет. Код состояния счетчика снимается с первых входов первых триггеров 8 в нечетных разрядах и с первых выходов третьих триггеров 10 в четных разрядах.

Рассмотрим работу счетчика в -основ- ном режиме работы.65

Для п -разрядного счетчика длительность сигнала О должна быть не менее,(п+ 2)1,3(,о , где задержка одного элемента И-НЕ. После фронта сигнала на -входе 1 происходит переключение в О сигнала на втором выходе или первого 8 или второго 9 KS-триггера первого разряда 4, затем переключается третий RS-триггер 10 первого разряда 4. Наличие двух

0 .сигналов О на втором выходе первого триггера 8 (второго триггера 9) и втором Спервом выходе третьего триггера 10 первого разряда 4 переводит в состояние 1 сигнала на-вы5ходах первого и второго элементов ИНЕ 11 и 12 и на вторых выходах первого и второго BS-триггеров 8 и 9 второго разряда 5 вне зависимости от направления счета и исходного состояния второго разряда 5.

0

При этом на R-входах первого и второго RS-триггеров 8 и 9 третьего разряда происходит следующее: на одном входе поддерживается сигнал 1, на другом входе либо поддерживается

5 сигнал 1 либо воздействует фронт импуль са.

Поэтому на втором выходе первого RS-триггера 8 или второго RS-триггера 9 разряда 6 либо поддерживается,

0 либо появляется сигнал О который поддерживает либо переводит в состояние 1 сигналн на выходах первого и второго элементов И-НЕ 11 и 12 и на вторых выходах первого и второго KS5триггеров 8 и 9 четвертого разряда 7. Таким образом, в худшем случае через (2п -I)t39 после фронта импульса на. входе 1 на К-входах первого и второго RS-триггеров 8 и 9 и входах

0 первого и второго элементов И-НЕ 11 и и 12 всех разрядов появляются сигна- . лы. О. После этого смена сигналов на входах 2 и-3 через любое промежуточное состояние не вызывает неалгоритмических переключений в счетчике .

5

Таким образом, в основном режиме работы минимальная длительность периода следования - (Зг +1Нзй9

В управляющем режиме работы только срез импульса на входе 1 должен пода0ваться после окончания переходных процессов, вызванных предшествующем срезая. Без изменений направления счета минимальная длительность сигнала навходе 1,соответствует (п+ 23t3ep

5 а минимальная длительность сигнала

ПЛ1Г -Jj

О - .

В длительном режиме работы фронты и срезы, сигнала на входе 1 могут подаваться из условия сохранения пра0вильного счета. Без изменения напра-; вления счета минимальная длительность

сигнала 1 на входе 1 состоит 3t

)

а минимальная длительность сигнала

О на входе 1 - 2t

л tn

где

wp

itn - время сокращения длительности . 5 . 10660396 импульса О при прохождении цепочкипервых и или) вторых RS-триггеров 8 из ht-послеяовательно соединенныхи (или) 9 и (или) установку на выхоэлементов И-НЕ.дак элементов .11 и (или) 12, затем При работе счетчика с изменениемв последующих нечетных разрядах уснаправления счета максимальная часто-танавливаются сигналы О на одном та-следования счетных импульсов на 5из вторых выходах первых или вторых входе 1 для делительного и управляю-RS-триггеров 8 или 9 и переключаются isro режимов равняется 1/ (я+б Нзер ,третьи триггеры 10. После этого можпри этом дпя. делительного режима но установить сигнал 1 на входе 2 длительность сигнала О на входе 1или 3, а затем можно-подавать новый )fftia6farTbvне менее 2t + л tf, / Юсрез импульса на вход 1. а дщя. управляющего - (n+2)t3sp Разница между управляющими и де i. лительным режимами при изменениях ., ,, с,максимальньйлбыстро-направления счета с максимальным действием изменение направления сче- быстродействием определяется разной тй можйб ПРОИЗВОДИТЬ через (п+2)э4й И5степенью свободы выбора скважности после среза импульса на входе 1 пе- йходных импульсов. реключением сигналов на входах 2 и 3 Таким образом, предлагаемый счетв промежуточное состояние двух обеспечивает достоверное функцио а время не менее 4-fc5j,p. .Наличие задер-нирование при изменениях направления жки на П+2Наср гарантирует оконча- 20счета с минимальным периодом следование переходных процессов во всехния счетных импульсов (rt +6)), разрядах счетчика. Появление двух Аналогичный счетчик может быть сигналов О на входах 2 и 3 произве-выполнен на логических элементах ИЛИ дет во всех четных разрядах сбросНЕ.

РЕВЕРСИВНЫЙ СЧЕТЧИК по авт. св. № 824449, отличающийся тем, что, с целью повышения достоверности функционирования, первый выход. Tpeifbero RS-триггёра каждого нечетного разряда соединен с дополнительными R-входами первого и второго RS-триггеров последующего разряда, а второй выход третьего RSтриггера каждого нечетного разряда соединен с дополнительными входами первого и второго элементов И-НЕ последующего разряда. (Л о: сх о :о х