Устройство для определения моментов времени квантования сигнала Советский патент 1984 года по МПК H03K13/02 

Изобретение относится к измерительным информациомньлл системам, используемым преимущественно в телеметрии, в системах связи и управления .

По основному авт.св. № 456361 известно устройство для определения моментов времени квантования сигнала/ содержащее последовательно соединенные дифференцирующий блок, запоминающе-вычитающий блок, интегратор и схему сравнения, второй вход которой соединен с шиной задания величины допустимой погрешности, а выход - с входом сброса интегратора и управляющим входом запоминакйце-вычитающего блока СП .

Недостатком известного устройства является ограниченный частотный диапазон квантуемых сигналов, ограниченный временем паразитных выбросов в ячейке памяти запоминающе-вычитающего блока.

Целью изобретения является увеличение частотного диапазона квантуемых сигналов.

Поставленная цель достигается тем, что в устройство для определения моментов времени квантования сигнала введены последовательно с |единенные источник постоянного напряжения,дополнительный запоминающе-вычитающий блок и инвертирующий усилитель,выход которого через резистор подключен к дополнительном входу интегратора, при этом управляющий вход дополнительного запоминающе-вычитакждего блока соединен с выходом схемы сравнения.

На чертеже представлена структурная схема предлагаемого устройства для определения моментов времени квантования сигнала.

Устройство содержит дифференцирующий блок I, запоминающе-вычитаюйшй блок 2, который включает запоминающий конденсатор 3, ключ 4 и услитель 5 с малыми входными токами, интегратор б, содержащий резистор 7, конденсатор 8, усилитель 9, ключ 10 и блок 11 модуля (например, активный детектор), схему 12 сравнения,: включающую компаратор 13 напряжений и формирователь 14 импульсов заданной длительности (например, последовательно соединенные дифференцирующая цепочка и ждупшй мультивибратор).

Кроме того, устрюйство содержит источник 15 постоянного напряжения, дополнительный запоминающе-вычитакядий блок 16, аналогичный блоку 2, инвертирующий усилитель 17 и резистор 18.

Вход устройства соединен с входо дифференцирующего блока 1, выход которого подключен к входу запоминающе-вычитающего блока 2, соединенному с входом запоминающего конденсатора 3, выход которого подключен к входам усилителя 5 и ключа 4, выход которого соединен с общей шиной устройства, а управляющий вход подключен к управляющему входу запоминающе-вычитакядего блока 2, выход которого соединен с выходом усилителя Бис входом интегратора б, подключенным, к входу резис-тора 7, выход которого соединен с дополнительным входом интегратора б и с входами конденсатора 8, усилителя 9 и ключа 10, управляющий вход которого подключен к входу сброса интегратора б, а выход соединен с выходом конденсатора 8, усилителя 9 и с входом блока 11 модуля , выход которого подключен к выходу интегратора б, соединенному с первым входом схемы 12 сравнения, подключенным к первому входу компаратора 13 напряжений,, второй вход которого соединен с вторым входом схемы 12 сравнения, а выход подключен к входу Формирователя 14 импульсов заданной длительности, выход которого соединен с выходом схемы 12 сравнения, подключенным к выходу устройства, к входу сброса интегратора б и к управляющему входу запоминающе-вычитающего блока 2, второй вход схемы 12 сравнения соединен с шиной задания величины л- пустимой погрешности.

Выход источника 15 постоянного напряжения соединен с входом дополнительного запоминающе-вычитающзго блока 16, управляющий вход которого подключен к выходу устройства, а выход соединен с входом инвертирующего усилителя 17, выход которого подключен к входу резистора 18, выход которого соединен с дополнительным входом интегратора б

Устройство работает следующим образом.

Квантуемый сигнал х (t ) поступает на вход диЛференцирующего блока 1, напряжение на выходе которого пропорционально производной сигнала х(-Ь). В момент квантования импульс квантования с выхода схемы 12 сравнения открывает ключ 4 в запоминающе-вьтчитающем блоке 2 и ключ 10 в интеграторе 6. Последний при этом сбрасывается, а запоминающий конденсатор 3 в запоминающе-вычитающем блоке 2 заряжается до напряжения, соответствующего производной х сигнала в момент квантования. После окончания импульса квантования ключи 4 и 10 закрываются, при этом интегратор б начинает интегрировать поступающий на его вход сигнал, а из напряжения, запомненного в запоминающем конденсаторе 3, вычитается выходное напряжение дифференцирующего блока 1. Эта разность поступает на вход усилителя 5, который, кроме усиления указанной разности, выполняет также функцию согласующего звена, т.е. обеспечивает малые-токи перезаряда запоминающего конденсатора 3 после окончания импульса квантования. Наличие токов паразитного перезаряда запоминающего конденсатора 3 приводит к тому что напряжение на выходе запоминающе-вычитающего блока 2 отличается от требуемого на величину, пропорциональную at, где коэффициент cj. можно оценить следующим образом:

,

где К - коэффициент размерности, прдающий произведению cct раз.мерность производной от напряжения по времени; 3 - сумма тока утечки ключа 4 и

входного тока усилителя 5; С - e kiKOCTb запоминающего конденсатора 3.

Выражение (1) получено в предположении, что внутреннее сопротивление закрытого ключа 4 и входное сопротивление усилителя 5 достаточно велики (при использовании современных ключей и операционных усилителей это имеет место), и суммарный ток О можно рассматривать по отношению к запоминающему конденсатору 3 как эквивалентный генератор тока.

Для компенсации влияния нагрузки ячейки памяти в схему устройства введен дополнительный запоминатаще-вычитающий блок 16, идентичный блоку 2. Импульс квантования, управляющий зарядом ячейки памяти в блоке 2, одновременно поступает на управлякмций вход блока 16, входной сигнал которого, получаемый от источника 15 постоянного напряжения, неизменен во времени. При этом выходное напряжение дополнительного блока 16 обусловлено только перезарядом его ячейки памяти, величина этого напряжения после окончания импульса квантования nponoiJциональна величине al-t , где смысл коэффициента а тот же, что и для блока 2 (выражение (1), а значение oi в общем случае несколько отличается от значения о, из-за неполной идентичности блоков 2 и 16

Выходной сигнал блока 16 после инвертирующего усилителя 17 меняет свой знак и через резистор 18 поступает на дополнительный вход интегратора 6, сигнал на выходе которого при равенстве сопротивлений резисторов 7 и 18 пропорционален модулю интеграла, суммы выходного

напряжения блока 2 и проинвертнрованного выходного напряжения блока 16. При достижении выходным напряжением интегратора 6 величины, пропорциональной допустимой погрешности , в схеме 12 сравнения обрабатывает компаратор 13 напряжений, выходной сигнал которого запускает Аормнрователь 14 импульсов заданной длительности. Импульс

квантования с выхода схемы 12 сравнения сбрасывает интегратор 6 и заряжает ячейки памяти в блоках 2 и 16, после чего работа устройства повторяется аналогично описанному.

Таким образом, в предлагаемом устройстве условием появления отсчета сигнала является равенство

l5C-t)i4/Cx.-v(t)-a.t-citJrftl

(г)

20

где (--t)l - модуль текумей погрешности аппроксимации сигнала

t - текущее время, про ледшее от момента последнего отсчета; х - запомненное значение

производной сигнала в момент посиеднего

отсчета;

X (Ь ) - текущее значение производной;

ё - положительная величина допустимой погрешности аппроксимации. В известном ycTpoJlcTBe при учете неизбежной неидеальности запоминающе- вычитающего блока это условие выглядит следующим образом:

l/t(-x). г vs)

При этом, как видно из выражения (2), чем выше степень ндентичности блоков 2 и 16 (т.е. чем ближе между собой значения а и а ) , тем в большей степени работа предлагаемого устройства соответствует идеальному алгоритму

(t)Jcrt) d (Y

в известном устройстве же, как это следует из выражения (3), до- . стижение идеального алгоритма возможно только при , как отмеча- : лбсь, технически невыполнимо.

Оценим выигрыш по частотному диапазону квантуемых сигналов/ который обеспечивает предлагаемое

устройство в сравнении с известным.

Пусть входной сигнал неизменен во времени, так что (:)0.Пусть далее коэффициент, определяе аЯ выражением (1) для известного устройства равен ci, а аналогичные коэффициенты для блоков 2 и 16 предла гаемого устройства равны а.и а соответственно. Тогда, раскрывая с учетом этого выражение (3), найдем период свободного потока избыточных отсчетов в известном устройстве:Свободный поток с таким же периодом -t в предлагаемом устройстве будет наблюдаться при следующем условии, полученном на основании выражения (3) Отсюда следует, что при одинако вом допустимом свободном поток отсчетов, коэффициент SL в предлагаемом устройстве может быть увелич По сравнению с аналогичным коэЛфициентом а в известном устройстве в ((rci, ) раз, следовательно, во столько же раз можно уменьшить емкость С запоминаюиего конденсатора (выражение (1) и соответственно длительность импульсов квантования, управляющих его зарядом. Поэтому во столько же раз уменьшается минимально допустиьмй интервал между импуль сами квантования и увеличивается ограниченный этим интервалом частотный диапазон квантуе1«1Х сигналов. Например, если разброс коэффициентов с|д и а .в предлагаемом устройстве неидентичности параметров блоков 2 и 16 составляет 10% , то возможно десятикратное увеличение частотного диапазона. С уменьшением степени неидентичности выигрыш возрастает. Таким образом, введение новых блоков, а именно источника постоянного напряжения, дополнительного запоминакаде-вычитающего блока, инвертирующего усилителя и резистора, позволяет существенно расширить частотный диапазон квантуемых сигналов .

УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ МОМЕНТОВ ВРЕМЕНИ КВАНТОВАНИЯ СИГНАЛА по авт.св. 456361, отличающееся тем, что, с целью увеличения частотного диапазона квантуемых сигналов, в него введены последовательно соединенные источник пбстоянного напряжения, дополнительный запоминающе-вычитающий блок и инвертирующий усилитель, выход которого через резистор подключен к дополнительному входу интегратора, при этом управляющий вход дополнительного запоминающе-вычитгиощего блока соединен с выходом схемы сравнения. W о 0) СЛ j::