Цифровой коррелятор Советский патент 1984 года по МПК G06F17/15 

Изобретение относится к устройст вам автоК1атики и вычислительной тех ники, в частности к устройствё1М ста тистической обработки сигналов, и может найти применение для построения статистических анализаторов сиг налов, используемых в автоматизированных системах научных исследовани в информационно-поисковых системах и технике связи, На|1более близким к предлагаемому устройству является цифровой коррелятор, содержащий входной регистр эталона, буферный регистр эталона, группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ входной регистр сигнала, регистр ма ски, группу элементов И и сумматор ij . Недостатком известного устройства является отсутствие возможности определения количества связных участков корреляции между анализируемой и эталонной псхзледовательностям Цель изобретения - расширение класса решаемых задач за счет определения количества связных участков корреляции между эталонной и анализ руемой последовательностями. Указанная цель достигается тем, что в цифровой коррелятор, содержащий входной регистр эталона, сдвиго вый вход которого является первым информационным входом коррелятора, а разрядные выходы соединены с соот ветствующими входами буферного регистра эталона, разрядные выходы ко торого соединены с первыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ, вторые входы которых подключены к соответствующим разрядным выходам регистра исходного сигнала, сдвиговый вход которого является вторым информационным входом коррелятора, выходы эле ментов ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ группы сое динены с первыми входами соответствующих элементов И первой группы, сос гоящей из ц элементов, вторые входы которых подключены к соответствующим разрядным выходам входного регистра маски, сдвиговый вход кото рого является третьим информационным входом коррелятора, выходы элементов И первой группы соединены с соответствующими входами первого сумматора выход которого является первым выходом коррелятора, введены второй сумматор, элемент И и вторая группа (h-l) элементов И, первые входы кото рых подключены к выходам одноименных (кроме о-го) элементов И первой группы, второй вход каждого i -го элемента И ( i 1, г) -1) второй группы подключен к выходу i +1-го элемента И первой группы, выходь элементов И второй группы подключены, к соответствующим входам вычитания второго сумматора, вход сложения которого подключен к выходу элемента И, управляющий вход которого подключен к выходу старшего разряда буферного регистра эталона, а информационный вход - к выходу первого сумматора, выход второго сумматора является вторым выходом коррелятора, На чертеже представлено предлагае мое устройство. Коррелятор сфдержит входной регистр 1 сигнала, входной регистр 2 эталона, буферный регистр 3 эталона, входы которого соединены с соответствующими разрядныг м выходами входного регистра 2 эталона, входной регистр 4 маски, группу элементов СКЛЙЧАЮЩЕЕ ИЛИ-НЕ 5, первые и вторые входы которых соединены соответственно с разрядными выходами буферного регистра 3 эталона и входного регистра 1 сигнала, первую группу из П элементов И 6, первые входы которых подключены к выходам соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 5 группы, а вторые входы - к соответствующим разрядным выходам входного регистра 4 маски, первый сумматор 7, входы которого подключены к выходам соответствующих элементов И б первой группы, вторую группу изп -1 элементов И 8, выходы которых соединены с соответствующими входами вычитания второго сумматора 9, вход сложения которого подключен к выходу элемента И 10, управляющий вход которого подключен к выходу старшего разряде буферного регистра 3 эталона,- а информационный вход - к выходу первого сумматора 7, выход которого является первым выходом коррелятора. Первые входы элементов И 8 второй группы подключены к выходам одноименных элементов И 6 первой группы, а второй вход каждого i -го элемента И 8 второй группы ( i 1, h -1), подключен к выходу i +1-ГО элемента И 6 первой группы. Сдвиговые входы входного регистра 2 эталона, входного регистра 1 сигнала и входного регистра 4 маски являются соответственно первым вторым и третьим информационными входами коррелятора. Устройство работает следуюц;им образом. Исследуемая строка вдвигается в входной регистр 1 сигнала, В входной регистр 2 эталона вдйигается эталонная строка, а во входной регистр 4 маски - код маски, После этого содержимое входного регистра 2 эталона переписывается параллельным кодом в буферный регистр 3 эталона. Цепи для прохождения тактовых сигналов сдвига регистров 1-4 управления переписью содержимого регистра 2 в регистр 3, цепи управления сбросом

регистров и сумматоров и.цепи управляющих сигналов, (не показаны). Определение функции корреляции в устройстве осуществляется путем последовательного сдвига содержимого буферного регистра 3 эталона и поразрядного сравнения значения входного регистра 1 сигнала и буферного регистра 3 эталона, при помощи элементов ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 5, выходы которых поступают на первый сумматор 7 через элементы И 6, управляемые кодом маски. На выходе первого сумматора 7 получается двоичное слово, которое представляет собой число разрядов входного р1егистра 1 сигнала и буферного регистра 3 эталона, совпадающих для текущего такта синхронизации регистров с учетом кода корреляционной маски их взводного регистра 4 маски, который определяет те разряды, для которых выполнение сравнений не требуется. В эти разря/ды входного 1: егистра 4 маски записаО

и поскольку выходы входноны

го регистра 4 маЬки соединены с вторыми входами элементов И 6, на пер вые входы которых поступают сигналы с выходов элементов ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 5, то маскированные разряды не достигают первого сумматора 7, . Далее процесс вычисления функции корреляции повторяется для каждого последующего такта сдвига буферного регистра 3 эталона. Одновременно с вычислением функции корреляции на каждом такте элементами И 8, вторым сумматором 9 и элементом И 10 вычисляется количество связных участков корреляции исследуемой и эталонной последовательности, для чего выходные сигналы с каждой пары соседних элементов И 6 первой группы подс1ются на входы элементов Я 8 второй группы.

Так на входы первого элемента И 8 поступают сигналы с выходов первого и второго элементов И б, на входы второго элемента И 8 - сигналы с выходов второго и третьего элементов И 6 и т.д. Такое подключение обеспечивает получение на выходах элементон И 8 такое количество О, которое меньше количества единиц с выходов элементов И 6 точно на число связных участков, Поэтому выходы элементов И 8 соединены с соответствующими входами сумматора 9, который подсчитывает со знаком минус общее количество на выходах элементов И 8. В конце такта на этот же сумматор 9 через элемент И 10 подсуммируется со знаком плюс выходное значение кода из сумматора 7. Таким образом, на выходе сумматора 9, являющимся вторым выходом коррелятора, образуется код количества связных

участков корреляции анализируемой и эталонной последовательностей при текущем положении относительного сдвига.

Пример. Пусть анализируемая и эталонная последовательности таковы, что на некотором такте сдвига с выходов элементов И б снимается код корреляции следующего вида: 1111...111 .... 100 ... О, имеющий один связный участок корреляции и дающий на выходе сумматора 7 значение, равное 5 . Перенумеруем единичные разряды в коде корреляции следу 1ЦИМ образом: 1,2,3,4, ...i-l,- , 1 -t-1f S .

Тогда количество единиц L, снима мое с выходов элементов И 8 будет L - 5-1, так как на входы кгокдого -го элемента И 8 при всех значениях н,. от 1 до (5 -1) будет поступать по две единицы, а 5 -и элемент И 8 группы будет иметь на своем выходе значение.нуль, так как нулевое значение сигнала будет подано на его вход, связанный с входом (5 +1)-го элемента И 6 группы.

В такой ситуации с выхода сумматора 9 будет сниматься код -L 5-{S-l)-l. Замена значения первого или 5-го (т,е, крайних) разрядов в коде корреляции с единицы на нуль н изменит значения К, так как5и Ь одн временно уменьшатся на одно и то же количество единиц.

Однако изменение на противоположное ( с на О) значения -гo разряда в коде -корреляции увеличивает количество связных участков, а следовательно, К на единицу.

При этом на сумматор 7 поступит (5-1) единиц, а на сумматор 9 (5-3) единиц, так как на выходах ( i -1)-г 1 -го и (5-1)-го элементов И 8 буду нулевые значения сигналов. Тогда на выходе сумматора 9 будет следующ щий код: К(в-1)-(9-3)-2.

Далее те же самые рассуждения можно повторить для каждого из полученных участков и доказать тем самым правильность реализации для ХлЗ, -и т.д.

Предлагаемое устройство реализуется из стандартных блоков и модулей и может быть выполнено как свербольшая интегральная схема.

Использование в предлагаемом устройстве новых элементов: группы элементов И 8, сумматора 9 и элемента И 10 обеспечивает получение дополнительной оценки корреляции - количества связных участков коррелирующих разрядов, что позволяет в свою очередь для целого ряда задач повысить достоверность принятия решений и ускорить обработку информации.

ЦИФРОВОЙ КОРРЕЛЯТОР, содержащий регистр эталона, сдвиговый вход которого является первым информационным входом коррелятора, а разрядные выходы соединены с соответствующими входами буферного регистра эталона, разрядные выходы которого соединены с первыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ группы, вторые входы которых подключены к соответствующим разрядным выходам регистра исходного сигнала, сдвиговый вход которого является вторым информационным входом коррелятора, выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ группы соединены с первыми входами соответствующих элементов И первой группы, состоящей из.п элементов. вторые входы которых подключены к соответствующим разрядным выходам регистра маски, сдвиговый вход которого является третьим информационным входом коррелятора, выходы элементов И первой группы соединены с соответствующими входами первого сумматора, выход которого является первым выходом коррелятора, о тли чающийся тем, что, с целью расширения класса решае1иых задач, в него введены второй сумматор, элемент И и вторая группа (П -I) элементов И, первые входы которых подключены к выходам одноименных (кроме п -го) элементов И первой груп5 пы, второй вход каждого -го элемента И( ( -1, п -1) второй группы (Л подключен к выходу (i +1)-го элемента И первой группы, выходы элемен тов И второй группы подключены к соответствующим входам вычитания второго сумматора, вход сложения которого подключен к выходу элемента И, управляющий вход которого подключен к выходу старшего разряда буферного регистра эталона, а информаци онный вход - к выходу первого суммаOS тора, выход второго сумматора являет ся вторым выходом коррелятора. х