Аналого-дискретный сумматор Советский патент 1984 года по МПК G06G7/14 

Изобретение относится к автоматике и измерительной техтике и может быть использовано при построении аналого-цифровых систем. Известен аналого-дискретный сум матор, содержащий два аналоговых сумматора и пороговый элемент (1. Недостатком такого сумматора является низка тгочиость при сумми ровании быстроменяющихся сигналов из-за переходных процессов, возникающих -в сумматорах при скачках напряжения на вычитающих входах; Наиболее близким техническим решением к данному изобретению является устройство 2, содержащее первый и второй блоки суммирования, пороговый блок, выход которого соединен с первым входом второг блока суммирования, два ключа, информационные входы которых подключены соответственно к входу ана лого-дискретного сумматора и к выходу первого блока суммирования, выходы ключей соединены соответственно с вторым и третьим входами второго блока суммирования, управл щие входы ключей соединены с вторы .выходом порогового блока. Недостаток известного устройства невысокая точность. Цель изобретения г повышение точ ности суммирования. Поставленная цель достигается тем, viro в аналого-дискретном сумма торе , содержащем первый и второй бл ки суммирования, первый и второй кл чи и пороговый блок, первые вход и выход которого соединены соответственно с выходом и с первым входом второго блока суммирования, а второ выход подключен к управляющим эхода ключей, первый из которых включен между входом второго и выход первого блоков суммирования, первый вход первого блока суммирования и его выход являются соответственно входом и первым ангшоговым выходом сумматора, второй ключ включен межд вторым входом первого и выходом вто рого блоков суммирования, третий вход первого блока суммирования сое динен с первым выходом порогового блок и с цифровым выходом сумматора, второй вход порогового блока подключен к выходу первого блока суммирования, первый вход которого сое;инен с третьим входом второго блока суммирования, подключенного выходом к второму аналоговому выход сумматора. На фиг. 1 представлена схема ана ло го-дискретного сумматора; на фиг. 2 - функциональная схема порог вого блока. Приведенные схемы содержат первы и второй блоки суммирования 1 и 2, поооговый блок 3, ключи 4-7, компараторы 8 и 9, тактовый генератор 10, реверсивный счетчик 11, преобразователь кода в напряжение (ПКН) 12. Принцип действия следующий. Пусть сумма входных сигналов Х аналого-дискретного сумматора есть , тогда если выполняется соотношение - х и X t х, То ключ 5 закрыт, а ключ 4 сигналами с порогового блока 3, иа первом входе блока суммирования 2 и на третьем входе блока суммирования 1 действует сигнал С, 0. Выходные сигналы блоков суммирования 1 и 2 определяют соответственно соотношениями У, « К,х, I У2 k,x -f (1) где - коэффициент передачи суммирующих блоков 1 и 2 для входного сигнала х, Kg коэффициент передачи блока суммирования 1 и 2 по вторым ёходам} у - выходные сигналы блоков 1 и 2 соответственно. При X, X 45 Зх, пороговый блок 3 держит: . ключ 4.закрытым, а ключ 5 открытым и задает по третьему входу на блок суммирования 1, а также по . первому входу на блок су1« мирования 2 сигнал С, . Выходные сигналы блоков суммирования 1 и 2 определяются при этом следующими соотношениялш: У, k,x + ,,+ с, , у + с . В общем случае при гах ; х Ьх , при , справедливы соотношенияу - 2ур т г где р 1, q 2, если четное4 р 2, g 1, если п Нечетное. сигнал, задаваемый с порогового блока 3 в блоки суммирования 1 и 2. Значения суммы аналоговых сигналов в любой момент времени представляется на выходе сумматора значениями аналоговых сигналов У ,и У2 и дискретным сигналом Cf,, как это следует из соотноения (ЗУ. Наиболее просто результат суммирования входных сигналов может быть представлен в аналоговой форме разностью сигналов на выходах клю- чей 5, 4 или 6,7с сигналом с, так как напряжение на выходе открытого ключа 5(4) или 6(7) всегда равно ,jc-2пК,х, , Если X, « X гпах / то езультат суммирования kx с доетаточной точностью представляется ква тованной величиной с или соответствующим ей кодом, формируемым реверсивным счетчиком 11 порогового блока 3. Пороговый блок 3 действует следующим образом. Пусть входной сигнал х возрастае от О, тогда при х х Сг)0 ключ 7 открыт, 6 закрыт сигналом с выхода младш его разряда счетчика 11. При , срабатывает компаратор порог срабатывания которого E;, в результате на суммирующем входе счетчика 11 появляется сигнал разрешающий изменения состояния счетчика 11 под действием тактовых импульсов генератора 10. Тактовый импуЛьс устанавливает счетчик 11 в состояние ,при этом с выхода ПКН 12 на входы суммирующих блоков I, 2 поступает сигнал с, одновременно ключ 7 закроется, ключ б откроется, напряжение на входе компаратора 8 станет.меньше Е, поэтому на .выходе компаратора 8 появитизменение состояния счетчика 11 прекращается. При увеличении X до 3xi вновь сработает компаратор 8, так как напряжение с выхода суммирующего блока 2 через открытый ключ 6 поступает на его вход Счетчик 11 устанавливается в новое состояние , сигнал с с выхода ПКН поступает на входы блоков суммирования 1, 2, в результате входной сигнал компаратора 8 станет ме ше Ef. При ключ 6 закрыт, а ключ 7 открыт. При уменьшении х, например, от X Зх, до X Зх напряжение на входе компараторов достигает значе1ния ,x,, поэтому срабатывает компаратор 9. В результате счетчик 11 переводится в режим вычитания, при котором первый тактовый импульс приво т ёГр в состояние , что вызывает изменение сигнала с выхода ПКН 12 и сигнала на входе компаратора 9. Сигнал на выходе компаратора 9 принимает значение О, поэтому состояние счетчика 11 фиксируется при . Дальнейшее уменьшение или увеличение X вызывает изменения в состояниях элементов схемы, аналогичные рассмотренным выше, т.е. четным значениям N, эафик ированным в счетчике 11, соответс:твуют закрытые ключи 5, б и открытые ключи -4 , 7, а нечетным значениям N - закрытые ключи 4, 7 и открытые 5, б. Так.как ключи 7, б подключают входы компараторов 8, 9 только к тому блоку суммирования, которой формирует разность суммы входных сигналов компенсирующего сигнала с, то режим работы порогового блока совместно с остальной схемой аналого-дискре.тного сумматора соответствует режиму работы АЦП следящего уравновешивания. Увеличивая число разрядов счетчика 11 и ПКН 12, можно при неизменной зоне линейности блоков суммирования 1, 2 обеспечить расширение рабочего диапазона х в сотни раз, сохраняя при этом высокую точность и чувствительность устройства. Отсутствие ключей, включаемых последовательно с источниками входных сигналов упрощает использование предложенного устройства при большом числе входных сигналов х, повышает точность его за счет исключения погрешносте, обусловленных токами утечек нескольких входных ключей или взаимовлиянием источников при подключении их через общий входной ключ.

АНАЛОГО-ДИСКРЕТНЫЙ СУММАТОР, содержащий первый и второй блоки суммирования,первый и второй ключи и пороговый блок, первые вход и выход которого соединены соответственно с выходом и с первым входом второго блока суммирования, а второй выход подключен к управляющим входам ключей, первый из которых включен между вторым входом второго и выходом первого блоков суммирования, первый вход первого блока суммирования и его выход являются соответственно входом и первым аналоговым выходом сумматора, отличающийс я тем, что, с целью повышения точности, второй ключ включен между вторым входом первого и выходом второго блоков суммирования, третий вход первого блока суммирования соединен с первым выходом порогового блока и с цифровым выходом сумматора, второй вход порогового блока подключен к выходу первого блока сум-,, мирования, первый вход которого соединен с третьим входом второго (Л блока суммирования, подключенного выходом к второму аналоговому выходу сумматора. СО О1 СО 4