Ячейка памяти Советский патент 1984 года по МПК G11C19/14 

Изобретение относится к импульсной технике и может быть применено в вычислительной технике в качестве ячейки регистровой памяти и в счетных устройствах, сохраняющих информацию при перерывах питания. Известна ячейка памяти, содержащая четыре элемента И-НЕ, накопительный элемент на трансформаторах, четыре пассивных элемента на резисторах и два щунтирующих элемента на диодах 1. Недостатками известной ячейки являются значительные габариты вследствие наличия четырех элементов И-НЕ и низкая помехоустой чи вости. Наиболее близкой по технической сущности к предлагаемому устройству является ячейка памяти, содержащая элемент запрета, первый и второй входы которого являются соответственно управляющим входом и входом запрета ячейки, два накопительных элемента на трансформаторах, два шунтирующих элемента, два инвертора и четыре пассивных элемента на резисторах, из которых первый пассивный элемент соединен с выходом элемента запрета и входом первого инвертора. Выход первого инвертора через первый шунтирующий элемент соединен с шиной питания и концом первичной обмотки трансформатора, а начало первичной обмотки трансформатора и конец вторичной обмотки соединены соответственно со вторым и третьим пассивными элементами на втором и третьем резисторах, вторые выводы которых соединены с щиной питания, вход второго инвертора подключен к точке соединения начала первичной обмотки трансформатора и второго резистора, а выход через второй шунтирующий элемент соединен с шиной питания и непосредственно - со вторым выводом первого резистора 2. Недостатками данной ячейки памяти являются сложность и трудоемкость ее изготовления вследствие выполнения накопительных элементов на трансформаторах. Целью изобретения является упрощение ячейки памяти. Поставленная цель достигается тем, что в ячейке памяти, содержащей элемент запрета, первый и второй входы которого являются соответственно управляющим входом и входом запрета ячейки, а выход соединен с первым пассивным элементом на первом резисторе и входом первого инвертора, выход которого соединен через первый шунтирующий элемент с шиной питания, накопительный элемент на трансформаторе, конец первичной обмотки которого соединен с выходом первого инвертора, а начало первичной обмотки и конец вторичной обмотки соединены соответственно со вторым и третьим пассивными элементами на втором и третьем резисторах, вторые выводы которых соединены с шиной питания, второй инвертор, вход которого подключен к точке соединения начала первичной обмотки трансформатора и второго резистора, выход второго инвертора через второй шунтирующий элемент соединен с щиной питания и непосредственно соединен со вторым выводом первого резистора, второй накопительный элемент выполнен на конденсаторе, одна обкладка которого подключена ко входу первого инвертора, а вторая соединена с общей шиной, начало вторичной обмотки трансформатора соединено с выходом второго инвертора. На чертеже представлена электрическая схема предложенной ячейки памяти. Ячейка памяти содержит элемент запрета 1, инверторы 2 и 3, накопительный элемент на трансформаторе 4, два шунтирую1цих элемента на диодах 5.и 6, накопительный элемент на конденсаторе 7., три пассивных элемента на резисторах 8-10, управляющий вход 11 и вход запрета 12. Первый и второй входы элемента запрета 1 являются соответственно управляющим входом 11 и входом запрета 12 ячейки, а выход соединен с первым пассивным элементом- на первом резисторе 8 и входом первого инвертора 2, выход которого соединен через первый шунтирующий элемент 5 с шиной питания и непосредственно соединен с концом первичной обмотки трансформатора 4. Начало первичной обмотки и конец вторичной обмотки трансформатора 4 соединены соответственно со вторым и третьим пассивными элементами на втором 9 и третьем 10 резисторах, вторые выводы которых соединены с щиной питания. Вход второго инвертора 3 подключен к точке соединения начала первичной обмотки трансформатора 4 и второго резистора 9, а выход через второй шунтирующий элемент 6 соединен с шиной питания и непосредственно соединен со вторым выводом первого резистора 8 и началом вторичной обмотки трансформатора 4. Второй накопительный элемент выполнен на конденсаторе одна обкладка которого подключена к входу первого инвертора 2, а вторая соединена с общей шиной. Элемент запрета 1 в приведенной электрической схеме выполнен на логическом элементе НЕ с блокировкой, а инверторы 2, 3 - на логических элементах НЕ, которые своими взаимными связями входа с выходом через первичную обмотку трансформатора 4 и резистор 8 образуют триггер. Выводы питания схемы запрета и инверторов подключены к шинам питания ячейки памяти. Устройство работает в двух режимах: в режиме записи информации и в режиме хранения записанной информации. Контроль записанной информации и ее считывание производится с -одного из выходов инвертора 2 или 3 (. выжг ) Входной и управляюший сигналы ячейки памяти подают

ЯЧЕЙКА ПАМЯТИ, содержащая элемент запрета, первый и второй входы которого являются соответственно управляющим входом и входом запрета ячейки, а выход соединен с первым пассивным элементом на первом резисторе и входом первого инвертора, выход которого соединен через первый шунтирующий элемент с шиной питания, накопительный элемент на трансформаторе, конец первичной обмотки которого соединен с выходом первого инвертора, а начало первичной обмотки и конец вторичной обмотки соединены соответственно с вторым и третьим пассивными элементами на втором и третьем резисторах, вторые выводы которых соединены с шиной питания, второй инвертор, вход которого подключен к точке соединения начала первичной обмотки трансформатора и второго резистора, вь1ход второго инвертора через второй шунтирующий элемент соединен с шиной питания и непосредственно соединен с вторым выводом первого резистора, отличающаяся тем, что, с целью упрошения ячейки памяти, она содержит второй накопительный элемент на конденсаторе, одна обкладка которого подключена к входу первого инвертора, а вторая соединена с общей шиной, начало вторичной обмотки трансформатор соединено с выхо(О дом второго.инвертора. со сд to 4 00