Ячейка памяти Советский патент 1989 года по МПК G11C19/14 

«Jib

сл

ч м

ф

Изобретение относится к вычислительной технике и может быть использовано при построении устройств, сохраняющих информацию при перерывах питания.

: Целью изобретения является повышение надежности восстановления ин- формации при перерывах питания.

На правильность восстановления информации не оказывает влияния время нарастания напряжения питания до номинального значения, а также непрямоугольность петли гистерезиса сердечника трансформатора ячейки памяти.

На чертеже.изображена схема, ячейки памяти.

Ячейка памяти содержит элемент 1 ЗАПРЕТ, три пассивных элемента на резисторах 2-4, накопительный элемент на трансформаторе 5, два ключевых элемента 6 и 7,и триггер, выполненный на элементе И-НЕ 8, элементе И 9 инверторе 10, два шунтирующих элемента на диодах 11 и 12, элемент 13 начальной установки, источник 14 опорного напряжения, первый формирователь 15 импульса, элемент ИЛИ 16, . пороговьш элемент 17, элемент 18 задержки и второй формирователь 19 импульса.

Первый и второй входы элемента 1 ЗАПРЕТ являются соответственно информационным входом 20 и входом 21 запрета ячейки памяти. Выход элемента И-НЕ 8 является выходом 22 ячейки памяти. На чертеже показаны также шина 23 нулевого потенциала и шина 24 питания.

Элемент 1 ЗАПРЕТ является элементом с тремя состояниями выхода. Элемент 13 начальной установки выполнен на резисторе, .конденсаторе и диоде. Первый-15 и второй 19 формирователи импульсов вьшолнены на од- новибраторах. Первый формирователь 15 имеет инверсный выход и служит для блокировки обратной связи триггера на время действия помехи при перемагничивании сердечника трансформатора 5. Второй формирователь 19 обеспечивает перемагничивание сердечника трансформатора.

Ячейка памяти работает следующи образом.

При подключении питания выходным сигналом (логическим О) элемента 13 начальной установки триггер ячей

5

5

0

5

0

5

0

5

ки памяти устанавливается в исходное (единичное) состояние. При этом на выходе элемента И-НЕ 8 устанавливается уровень логической 1, которая через первую обмотку трансформатора 5 устанавливает на выходе инвертора 10 уровень логического О, поступающего на первый вход элемента И 9. На выходе элемента И 9 также устанавливается уровень логического О, который через третий резистор 4 поступает на вход элемента И-НЕ 8, замыкая тем самым положительную обратную связь триггера.

Затем через время, определяемое временем нарастания напряжения питания до номинального значения, с помощью элемента 18 задержки, источника 14 опорного напряжения и порогового элемента 17 формируется импульс тока во второй обмотке трансформатора 5 формирователем,19. При действии импульса тока во второй обмотке трансформатора 5 рабочая точка на характеристике намагничивания сердечника начинает смещаться из точки -В в точку . Это сопровождается изменением индукции на величину Вр , что вызывает появление сиг- . нала в первичной обмотке.

Выделенный в первичной обмотке трансформатора 5 сигнал на начальном участке блокируется с помощью элемента И 9 сигналом, сформированным первым формирователем 15 импульса.

Длительность импульса формирователя 15 должна быть больше или равна времени перемагничивания материала сердечника при изменении состояния намагниченности от остаточной индукции -ьВр до индукции насьпцения -Bg.

Длительность импульса формирователя 19 должна быть больше времени перемагничивания материала сердечника при изменении состояния намагниченности от отрицательной остаточной индукции -В до индукции насыщения -t-Bg.

При восстановлении логического

происходит изменение состояния намагничивания от -В до +Bs. Как только длительноать вьщеленного в первичной обмотке трансформатора 5 сигнала превысит длительность импульса формирователя 15, на выходе элемента И 9 появится уровень логической 1, который через резистор

О

31451776

4 устанавливает элемент И-НЕ 8 в состояние логического О. Через открытый первый ключевой элемент 6, резистор 2 и первую обмотку трансформатора 5 начинает протекать ток логического О элемента И-НЕ 8. Положительная обратная связь триггера замыкается, и он устанавливается в нулевое состояние.ю

После окончания импульса формирователя 19 второй ключевой элемент 7 размыкается и под действием тока, протекающего через первую обмотку трансформатора 5 и первый ключевой 15 элемент 6, рабочая точка смещается в точку -БЗ, соответствующую логическому О. Диод 12, включенный араллельно второй обмотке трансорматора 5, исключает сбой триг- . 20 ера в момент закрывания второго лючевого элемента 7.

При восстановлении логической 1 происходит изменение состояния

I в в п с в н м м эл го вь ве зи ед эл во со и ще ре яч до о с но пи че

намагничивания от +В,, до +Ъ и дли- тельностЬ вьщеленного сигнала меньше длительности импульса формирователя 15, поэтому на выходе элемента И 9 состояние логической 1 не изменяется и элемент памяти остается в единичном состоянии. После окончания импульса формирователя 19 второй ключевой элемент 7 размыкается и рабочая точка смещается в точку +В, что соответствует хранению в сердечнике логической 1.

Запись логической 1 в запоминающее устройство производится путем подачи на вход 21 запрета разрешающего сигдала, а на информационный вход 20 уровня логической 1. С выхода элемента 1 ЗАПРЕТ уровень логического О поступает на вход элемента И-НЕ 8 и устанавливает триггер ячейки памяти в состояние логической 1. Одновременно уровнем логической через элемент ИЛИ 16 запускается второй формирователь 19 импульса. Замыкается второй ключевой элемент 7 и по второй обмотке трансформатора 5 протекает ток, обеспечивающий насыщение сердечника до индукции Bj. После окончания импульса записи с выхода формирователя 19 импульса второй ключевой элемент 7 размыкается и рабочая точка на характеристике намагничивания сердечника смещается в точку +Вк.

Запись логического О в запоминающее устройство производится аналогично. При этом набьщение сердечника до уровня отрицательной индук- ции насыщения (-Bj) обеспечивается током логического О элемента И-НЕ 8 через первый ключевой элемент 6. Второй ключевой элемент 7 разомкнут

После записи информации элемент 1 ЗАПРЕТ блокируется по входу 21 запрета и на его выходе устанавливается третье состояние, исключакицее влияние на триггер устройства входных сигналов как в режиме хранения информации, так и в режиме восстановления информации при перерывах питания.

5 0

0

5

0

5

5

0

5

Ф

ормула изобретения Ячейка памяти, содержащая элемент ЗАПРЕТ, первый и второй входы которого являются соответственно уп-( равляющим входом и входом запрета ячейки памяти, элемент И-НЕ, первый вход которого соединен с выходом элемента ЗАПРЕТ, а выход является выходом ячейки памяти, ин- I вертор, первый и второй пассивные элементы на соответствующих резисторах, первый ключевой элемент, управляющий вход которого соединен с выходом инвертора,а выход - с шиной питания ячейки, элемент начальной установки, выход которого соединен с вторым входом элемента И-НЕ, первый и второй шунтирующие элементы, накопительный элемент на трансформаторе, начальный вывод первой обмотки которого соединен с выходом элемента И-НЕ и первым выводом перв(1)- го шунтирующее элемента,а конечный вьтод первой обмотки - с входом инвертора и первым выводом первого pei зистора, второй вывод которого со- , единен с входом первого ключевого элемента, начальный и конечный выводы второй обмотки трансформатора соединены соответственно с вторым и первым выводами второго шунтирующего элемента, первый вывод второго резистора соединен с шиной питания, ячейки, а второй - с начальным выводом второй обмотки трансформатора, отличающаяся тем, что, с целью повышения надежности восстановления информации при перерывах питания, в нее введены второй ключевой элемент, элемент И, элемент

или, элемент задержки, пороговый элемент, источник опорного напряжения, первьш и второй формирователи импульсов и третий пассивный элемент на резисторе, вывода которого соединены соответственно с выходом элемента ЗАЛРЕТ и с выходом элемента И, первый вход которого соединен с выходом инвертора, а второй - с выходом первого формирователя импульсов, вход которого соединен с выходом порогового элемента и первым входом элемента ИЛИ, второй вход которого соединен с первым входом элемента ЗАПРЕТ, а выход - с входом второго формирователя импульсов, выход

4517766

которого соединен с управляющим входом второго ключевого элемента,вход и выход которого соединены соответственно с шиной нулевого потенциала ячейки памяти и концом второй обмотки трансформатора, вход элемента задержки соединен с шиной питания ячейки памяти, а выход - с первым 10 входом порогового элемента, второй вход которого соединен с выходом источника опорного напряжения, первый и второй выводы питания источника опорного напряжения и элемента на- 15 чальной установки соединены соответственно с шинами питания и нулевого потенциала ячейки памяти.

Изобретение относится к вычислительной технике и может быть использовано при построении устройств, сохраняющих информацию при перерывах питания. Целью изобретения является повьшение надежности восстановления информации в ячейке памяти при перерьгоах питания. Для достижения этой цели в ячейку памяти введены второй ключевой элемент 7, элемент И 9, источник опорного напряжения 14, пороговый элемент 17, элемент задержки 18, первый 15. и второй 19 формирователи импульсов, элемент ИЛИ 16. Благодаря этому на правильность восстановления информации не оказывают влияния время нарастания; напряжения питания до номинального значения, если оно мень-j ше,чем задержка элемента задержки 1Й, а также непрямоугольность петли гестерезиса сердечника трансформатора 5. 1 ил.