Генератор случайного процесса Советский патент 1984 года по МПК G06F7/58 

Изобретение относится к области вычислительной техники и может быт использовано при построении вычислительно-моделирующей аппаратуры дл решения задач исследования и оптимизации структурно-сложных систем, при создании автоматизированных систем испытания.на вибрационные, акустические, электрические и други воздействия. Известно устройство, содержащее блок генераторов первичного нормального шума, блок формирующих фильтров, сумматор и нелинейный безынерционный преобразователь, поз воляющее формирование процессов с произвольной заданной спектральной плотностью мощности в фиксированном диапазоне частот lj . Недостатками устройства являются сложность технической реализации за счет множества генераторов первичного нормального шума и формирующих фильтров, ограниченность частотного диапазона низкая точност воспроизведения заданной функции спектральной плотности мощности. Известно устройство, содержащее генератор случайных чисел, группу генераторов импульсов, группу счетных триггеров и группу элементов И, многовходовую схему ИЛИ, регистр памяти, сумматор, блок памя ти, два счетчика и циклический регистр сдвига 2 . Недостатками устройства являются низкое быстродействие, так как один отсчет выходного процесса формируется путем последовательного суммир вания совокупности коэффициентов тем большей, чем больше требуется точность, сложность технической реализации при необходимости обеспечения высокой точности, так как при этом устройство содержит большое коли чество генераторов импульсов, триггеров и элементов И, или низкая то ность при малых аппаратурных затра тах . Наиболее близким к данному изоб1 етению по технической сущности явл ется генератор случайного процесса, содержащий генератор импульсов, делитель частоты, датчик случайных чи сел, счетчик и блок памяти, соединенные последовательно, причем выхо блока памяти является выходом устро ства, второй вход счетчика соединен с выходом генератора импульсов з. Работу устройства мйжно представить как последовательность циклов, на каждом из которых путем последовательного циклического чтения информации из блока памяти начиная со случайного в начале цикла адреса формируется отрезок реализации про .цесса. В блок памяти записывается период попигармонической функ1щи с определенными соотношениями амплитуд гармоник, с частотами, кратными частоте первой (самой низкочастотной) гармонической функции, формируемьй процесс представляет собой последовательность склеенных отрезков одной полигармонической функции со случайными начальными фа- зами. При этом функции спектральной плотности мощности формируемого процесса аппроксимируются композицией компонентных функций (sin х/х) с равной шириной основных лепестков, сдвинутых с равномерным шагом по оси частот, с весами, пропорциоНсшьными амплитудам соответствуюш 1х им гармоник записанной в памяти полигармоническрй функции. Недостатком данного устройства является низкая точность воспроизведения произвольных заданных функций СПМ, т.е. количество компонентных функций не превьш1ает N/2 где N - количество ячеек блока памяти. Цель изобретения - повышение точности воспроизведения произвольных заданных функций спектральной плотности мощности. Поставленная цепь достигается тем, что в генератор случайного процесса, содержащий генератор импульсов выход которого соединен со счетным входом первого делителя частоты и с входом Опрос датчика лучайных чисел, первый и второй выходы которого соединены с установочными входами соответственно первого делителя частоты и реверсивного счетчика, информационный ыход которого соединен с адресным ВХ9ДОМ блока памяти, введены два -триггера, дьа элемента И, элемент ЛИ, два делителя частоты, два реистра памяти и модулятор полярности, нформационный вход которого подклюен к выходу блока памяти, выход перого регистра памяти соединен с управляющими входами первого и второго делителей частоты, выход генерато ра импульсов соединен со счетным вхо дом второго делителя частоты, выход которого соединен со счетным входом третьего делителя частоты, выход ко- торого соединен с синхронизирующим входом реверсивного счетчика, с синхронизирующим входом первого D -триг гера, с первым входом синхронизации. второго регистра памяти и с входом синхронизации записи первого делителя частоты, выход которого соединен с вторым синхронизирующим входом второго регистра памяти и с первыми входами первого и второго элементов И, выходы которых соединены соот ветственно с суммирующим И вычитающим входами реверсивного счетчика, выход переполнения которого соединен с единичным входом первого D-три гера, D -вход которого подключен к третьему выходу датчика случайных чисел, выходы первого и последнего разрядов реверсивного счетчика соеди иены соответственно с синхронизирующим входом и D -входом второго 1)-триггера, единичный выход которого соединен с первым входом элемента ИЛИ, остальные входы которого начиная со второго и до последнего подключены к выходам всех разрядов реверсивного счетчика соответственно, выход элемента ИЛИ соединен с нулевым входом первого D -триггера нулевой и единичный выходы которого соединены с вторыми входами соответственно первого и второго элементов И, единичный выход первого D -триггера соединен с управляющим входом модулятора полярности, выход которого соединен с информационным входом второго регистра памяти, выход которого является выходом генератора. На чертеже представлена структурная схема устройства. Устройство содержит генератор импульсов 1, первый делитель 2 частоты, датчик 3 случайных чисел, реверсивный счетчик 4, блок 5 памяти, модулятор 6 полярности, первый 7 и второй 8 регистры памяти, второй 9 и третий 10 делителя частоты, первый 11 и второй 12 элементы И, элемент ИЛИ 13, первый 14 и второй 15 D -триггеры. Генератор 1 может быть выполнен на микросхеме 155АГ1; по типовой 24 схеме включения, при этом изменение частоты, необходимое при настройке, осуществляется вручную, однако для обеспечения высокой стабильности процесса, формируемого устройством, желательно применять генератор на базе кварцевого резонатора с Ц11фро -вым управлением частотой. Делители частоты 2 и 9 содержат входы исходной последовательности, входы управления коэффициентом пересчета, выходы поделенной последовательности. Делитель частоты 2 содержит также вход синхронизации установки начального состояния и вход задания кода начального состояния. Делитель частоты 10 содержит вход исходной последовательности импульсов и выход поделенной последова- тельности импульсов. Делители частоты могут быть выполнены на микросхемах 599ХЛ4 (по типовой схеме включения). Реверсивный счетчик 4 (типа .155ИЕ7) содержит вход кода начального состояния, вход синхронизации установки начального состояния, входы синхронизации суммирования и вычитания, выход кода состояний и выход переполнения при суммировании . Блок 5 памяти содержит вход адреса и выход информации. Если устройство предназначено для формирования процессов с фиксированным набором функций спектральной плотности, мощности, блок 5 памяти можно выполнить на элементах постоянной памяти, например 155РЕЗ, 565РТ4, 566РТ5 и др. Если устройство предназначено для формирования процессов с произвольной функцией спектральной плотности мощности, необходимо применять элементы оперативной памяти, напримед 155РУ2, 188РУ2, 541РУ2идр. Конкретная реализация модулятора 6 полярности зависит от способа кодирования информации, записанной в .блок 5 памяти. Если используется классическое представление в прямых кодах, модулятор полярности состоит из одного двухвходового элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, например 155ЛП, включенного в цепь знакового разряда, При использовании представления информации в инверсных кодах модулятор полярности состоит из группы двухвходовых элементов ИСКЛЮЧАЮЩЕЕ ИЛИу первые входы которых являются разрядными входами модулятора поля ности, соединенные вторые входы расходами модулятора полярности, а выходы - выходам модулятора полярности. Регистры 7 и 8 можно выполнить на элементах 155ХЛ1, 155ТМ5, 155ТВМ 8 и др. Причем регистр 7 содержит вход параллельной записи и два входа синхронизации приема и формации, объединенные по ИЛИ, для чего можно использовать, например, элемент 155ЛЛ1 (если применяются элементы 155ТМ5, 155ТМ8 и им подоб ные) . Элементы И 12 и 13 типа 155ЛАЗ. Элемент ИЛИ 13 содержит количес во входов на один больше по числу разрядов счетчика А и может быть вьтолнен на интегральных элементах 155ЛЕЗ, 155ЛР1, и др. Триггеры 14 и 15 типа 155ТМ, Триггер 14 содержит вход установки единичного сост яния, вход установки нулевого сост яния, D -вход и вход синхронизации установки и состояния по D -входу. Вход триггера 15 объединяет два входа:D -вход, соединенный с выходрм старшего разряда счетчика 4, и вход синхронизации установки сос тояния по D -входу, соединенный с младшими разрядом счетчика 4. Датчик случайных чисел 3 предназначен для формирования случайных равномерно распределенных чисе Формируемый устройством процесс представляет собой последов;ательность склеенных отрезков периодической . полигармонической функци (базовой функции процесса) со слу чайными от отрезка к отрезку фазами. Базовая функция представляет собой сумму синусоид с частотами, кратными частоте первой (самой низкочастотной) с определенными соотношениями амплитуд и соотношениями фаз, равными нулю или , что обес печивает центральную симметрию базо вой функции на йериоде ее повторейия.. Причем в точке симметрии и в точках, отстоящих от нее на интервалах, кратных половине периода повторения, базовая функция равна нулю. Поэтому в блок 5 памяти устройства записывается только поло вина дискретных отсчетов периода базовой функгщи начиная с отсчета равного нулю. При формировании процесса первая половина полигармонической функции формируется последовательным рчитыванием информации из блока 5 памяти в прямом направлении, вторая половина - путем реверсивного чтения с изменением знака (полярности) на противоположный. Работу устройства представим как последовательность Щ1клов одинаковой длительности, на каждом из которых формируется один отрезок реализации процесса, представляющий собой отрезок полигармонической функции со случайной начальной фазой. Очередной цикл начинается вьфаботкой импульса на выходе делителя 10 частоты, по которому триггер 14 устанавливается в случайное состояние в соответствии с состоянием сигнала на выходе датчика 3 случайных чисел, счетчик 4 .устанавливается в случайное состояние, в соответствии с кодом, поступающим с выхода датчика 3 случайных чиЬел, делитель 2 частоты устанавливается в случайное состояние в соответствии с кодом с выхода датчика 3 случайных чисел. По импульсу с выхода делителя частоты 10 принимается также новый код процесса в регистр 7 . Рассмотрим работу устройства при условии записи в регистр 8 кода, задающего коэффициент пересчета делителей 2 и 9 частоты равным единице. После установки в начале цикла счетчика /4 и триггера 14 в случайные состояния из блока 5 памяти по адресу, определяемому состоянием счетчика 4, считьшается код отсчета полигармонической функции, поступающий ерез модулятор 6 полярности .на вход егистра 7. По следующему импульсу выхода делителя 2 частоты код проесса принимается в регистр 7, сосояние счетчика 4 изменяется на едиицу, чем подготавливается адрес тения следующего кода отсчета олигармонической функции из блока памяти. Если триггер 14 в нулевом остоянии, коды с выхода блока паяти проходят через модулятор 6 олярности без изменения,импульсы с ыхода делителя 2 частоты проходят ерез элемент И 11 на вход синхронизации суммирования счетчика 4. При этом состояние счетчика 4 по каждому импульсу увеличивается, последовательность кодов полигармонической функции читается из блока s 5 памяти в-Прямом направлении и поступает без изменения на выход устройства. При единичном состоянии триггера импульсы с выхоца делителя 2 частоты проходят через элемент О И 12 на вход синхронизации вычитания счетчика 4, по кавдому импульсу состояние счетчика 4 уменьшается на единицу, последовательность кодов полигармонической функции читается 15 из блока 5 памяти в обратном нацрав лении и поступает на выход устройства через модулятор 6 полярности с инвертированием полярности.

Чтение памяти в прямом направле- 20 НИИ идет до тех пор, пока счетчик не достигает максимального состояния, после чего с поступлением следующего импульса на вход суммирования счетчик 4 переходит в нулевое 25 состояние и на его выходе вьфабатывается импульс переполнения, по которому триггер 14 устанавливается в единичное состояние.

Так как D -вход триггера 15 сое- 0 динен со старшим разрядом счетчика 4, а вход синхронизации установки состояния поD-входу соединен с младшим разрядом счетчика 4, фронтом сигнала на выходе синхронизации триг-35 гера 15 при наличии единицы в старшем разряде счетчика 4 триггер 15 устанавливается в единичное состояние. Поэтому после перехода счетчика 4 в режиме прямого счета из состояния 40 всех единиц в нулевое состояние триггер 15 всегда находится в единичном состоянии, обусловливающем выра- ботку сигнала логической единиць на выходе элемента ИЛИ 13. Единичное 45 состояние триггера 14 запрещает прохождение импульсов через элемент И 11 на вход суммирования счетчика 4 и разрешает прохождение импульсов через элемент И 12 на вход вычита- 50 ни. При этом следующим импульсом с выхода делителя 2 частоты счетчик 4 переводится обратно в максимальное состояние. Так как импульсы делителя 2 частоты не поступают на вход 55 суммирования счетчика 4,;При максимальном состоянии счетчика 4 импульс переполнения на его выходе не вырабатывается, с каждым последую1цим импульсом с выхода делителя 2 частоты состояние счетчика 4 уменьшается. При переходе от прямого чтения базовой функции к реверсивному счетчик проходит нулевое состояние,на выход устройства поступает код из последней ячейки памяти 5, затем из нулевой и опять из последней, но с противоположной полярностью. Поскольку базовая функция равна нулю в точках, кратных половине периода повторения, и в нулевую ячейку записывается код отсчета, равный нулю (центр симметрии) , указанный переход счетчика 4 через нуль необходим для нормального формирования второй половины периода базовой функции. К моменту достижения счетчиком 4 в режиме обратного счета нулевого состояния в триггер 15 принимается состояние логического нуля с выхода старшего разряда счетчика 4 по фронту сигнала, поступаю щему на вход синхронизации установки состояния триггера 15 с младшего разряда счетчика 4. При этом при достижении счетчиком 4 нулевого состояния на всех входах элемента ИЛИ 13 сигналы логического нуля. Вырабатываемым на выходе элемента ИЛИ 13 сигналом нуля триггер 14 устанавливается в нулевое состояние, переключающее счетчик 4 в режим прямого чтения .

Вход синхронизации записи триггера 15 можно также подключить и к выходу делителя 2 частоты, при этом триггер 15 будет повторять состояния старшего разряда счетчика 4 с задержкой на один такт.

Таким образом, на каждом цикле произЕ здится последовательное периодическое чтение кодов отсчетов базовой функции с автоматическим переключением из режима прямого чтения в реверсивный и наоборот начиная со случайного в начале цикла адреса и направления чтения. Причем задание от цикла к циклу случайного равновероятного начального состояния счетчика 4 и триггера 14 обеспечивает задание случайных равномерно распределенных на периоде повторе- , ния базовой функции начальных фаз отрезкой реализации с точностью до дискретного отсчета базовой функции. Количество дискретных отсчетов выходного процесса, формируемое на каждом 9 цикле, определяется коэффициентом п ресчета делителя 10 частоты. При задании коэффициента пересче та делителей частоты 2 и 9 равным g 2 обеспечивается задание дополнительно g равновероятных значений фазы на длительности одного периода дискретизации формируемого процесса Импульсом с выхода делителя 10 частоты делитель 2 частоты (его сч чик) устанавливается в равномерное в диапазоне 0-g состояние, причем и мпульсом с выхода делителя частоты принимается также новый код в регистр 7. Вследствие установки делителя частоты 2 в случайное состояни длительность первого с начала цикл интервала следования импульса на выходе делителя 2 и, следовательно, длительность первого интервала дискретизации формируемого процесса буде случайной, равномерно распределенно в интервале O-g-дТ, где , - длительность периода следования импульсов генератора Т. Период следования последующих импульсов на выход делителя частоты до конца цикла постоянен и равен лТ. Длительность последнего интервала равна дополнению длительности первого до величиНЬ1 U Т. Таким образом, с помощью делителей частоты 2 и 9 обеспечивается дополнительная модуляция положения отрезка реализации, т.е. задание до полнительного количества дискретных состояний фазы. Возможность управления количеством дополнительных состояний фазы расомряет функциональные возможности генератора случайньк процессов при использовани его для формирования случайных элект рических процессов в реальном масшта бе времени. Функция спектральной плотности мощности процесса, формируемого пред ложенным устройством определяется соотношением где А - амплитуда k-й гармоничес кой функции, входящей в б зовую функцию процесса 22 к. - количество отсчетов отрезка реализации процесса (коэффициент -пересчета делителя 10 частоты; &Т - длительность периода дискретизации формируемого процесса; С13,г21|((НдТ)- частота первой (самой низкочастотной) гармонической , входящей в базовую функцию; N - количество ячеек блока 5 памяти. Величину N целесообразно выбирать равной целой степени двойки, так как во-первых, интегральные элементы памяти имеют емкость, равную целой степени двойки, .во вторых, для вычисления базовой полигармонической функции можно успешно применять эффективные алгоритмы быстрого преобрд.зования Фурье. Поскольку в дискретном представлении для задания синуса по теореме Котельникова необходимо минимум две точки на период, в блок памяти устройствапрототипа можно записать период полигармонической функции с количеством гармоник кратной частоты не более N/2, при этом функция спект ральной плотности мощности задается количеством компонентных функвдгй М N/2, а в предло5йенном устройстве вследствие использования симметрирования М 4 N. Таким образом, при сохранении высокого быстродействия, предложенное устройство по сравнению с прототипом йри равенстве емкости блоков памяти обоих устройств позволяет задание Требуемой функции спектральной плотности мощности в два раза больщим количеством компонентных функций, что значительно повышает точность задания произвольных требуемых функций спектральной плотности мощности. При обеспечении одинаковой точности предложенное устройство требует в два раза меньше информации настройки, при этом сокращается время настройки, что особенно существенно при использовании устройства в составе автоматизированных испытательных систем. По сравнению с генератором случайных процессов установки СУВ У-ШСВЗ, позволяющим формирование случайного процесса с произвольной 11 функцией спектральной плотности мощности в диапазоне частот 5 + + 2000 Гц предложенное устройство позволяет формирование случайных процессов в значительно более широком диапазоне (от долей герц до нескольких мегагерц), простую перестройку частотного диапазона путем изненения частоты генератора импульсов (без изменения формы функции спектральной, плотности мощности) . В отличие от генератора случайных процессов установки СУВ У-ШСВЗ предложенное устройство позволяет не только формирование случайных, но и регулярных процессов, для чего необходимо запретить работу датчика случайных чисел, остановив, например его синхронизацию. Изгс(товленное на базе предложенного изобретения специализированное вычислительное устройство формирования электрических случайных и регулярных процессо с управляемыми спектральными характеристиками отличается от генератора случайных процессов установки СУВ У-ШСВЗ приблизительно в 10 раз мень шими габаритами и весом. В качестве базового образца взята ЭВМ СМ-1800 вариант СМ 50/40, в состав которой входит устройство связи с объектом. Используя алгоритм функ 2 ционирования предложенного устройства, с помощью данной ЭВМ можно формировать псевдослучайный процесс со структурой, аналогичной структуре процесса, формируемого предложенным устройством. Причем оба варианта обеспечивают потенциально одинаковую точность формирования процессов. Однако процесс формируемый, с помощью ЭВМ, является псевдослучайным и имеет период повторения, при решении задач исследования сложных объектов применение псевдослучайных процессов в ряде случаев недопустимо. Анализ времени выполнения операгщй ЭВМ СМ-1800 показывает, что быстродействие данной ЭВМ при формировании псев-. дослучайных процессов в 40-50 раз j; меньше быстродействия предложенного устройства, выполненного на инте- -.,. гральных схемах ТТЛ серий. Стой- мость базоврго образца 50 тыс.руб. Стоимость изготовленного на базе предложенного изобретения устройства формирования электрических процессов с управляемыми спектральньп и характеристиками, ориентированного ,.. на использование в составе; автоматизированных систем испытаний, 3,9 тыс. руб. Причем данное устройство отличается от ЭФМСМ № 1800 приблизительно в 15 раз меньшими эксплуатационными затратами.

ГЕНЕРАТОР СЛУЧАЙНОГО ПРОЦЕССА, содержащий генератор импульсов, выход которого соединен со счетным входом первого делителя частоты и со входом Опрос датчика случайных чисел, первый и второй выходы которого соединены с установочными входами соответственно первого делителя частоты и реверсивного счетчика, информационный выход которого соединен с адресным входом блбка памяти, отличающ и и с я тем, чТо, с целью повышения точности, он содержит два D -триггера,два элемента И, элемент ИЛИ, дра делите-, ля частоты, два регистра памяти и модулятор полярности, информационный ход которого подкпючен к выходу блока памяти, выход первого регистра памяти соединен с управлянищю входами первого и второго делителей частоты, выход генератора импульсов соединен со счетным входом второго целителя частоты, выход которого соединен со счетным входом третьего делителя частоты, выход которого соединен с синхронизирукяцим входом реверсивного счетчика, с синхронизируюафЕМ входом первого I) -триггера, с первым входом синхронизации второго регистра памяти и с входом синхронизации записи первого делителя частоты, выход которого соединен с вторым синхронизирующим входом второго регистра памяти и с первьв4И входами первого и второго элементов И, выходы которых соединены соответственно с суммирующим и вычитающим входами реверсивного счетчика, выход переполнения которого соединен с единичным входом первого D -триггера, D -вход которого подключен к третьему выходу датчика случайных чисел, выходы первого и последнего разрядов реверсИБНогв- счетчика соединены соответственно с синхронизирующим входом и D второго D -триггера, единичный вьрсод которого соеQ О динен с первым .входом элемента ИЛИ, остальН{ 1е входы которого начиная Од N3 со второго и до последнего подключены к выходам Bdex разрядов реверсивного счетчика соответственно, выход 0 элемента ИЛИ соединен с нулевым входом первого D -триггера, нулевой и единичный выходы которого соединены с вторыми входами сочтветственно первого и второго элементов И, единичный выход первого D -триггера соединен с управляющим входом модулятора полярности, выход которого соединен с информационным входом второго регистра памяти, выход которого является выходом генератора.