Дифференциальный усилитель Советский патент 1984 года по МПК H03F3/45 

Изобретение относится к радиотехнике и может использоваться в различ 1ных радиотехнических устройствах. Известен дифференциальный усилитель, содержащий два входных транэйстора, коллекторы которых через соответственно первый и второй повторители тока соединены соответственно 1C входом и выходом выходного повторил теля тока СП. Однако дайное устройство имеет сравнительно узкий динамический днаПазон. Наиболее близким по технической су ности к изобретению является диффереИ циальный усилительJ содержащий пер-, вый и второй входные транзисторы, в общей эмиттерной Цепи которых включен управляемый стабилизатор тока, а коллекторы соединены с входами соответственно и второго пойторителей тока, выходы которых подключены соответственно к входу и выходу третьего повторителя TOKd, выход которого является выходом ди еренциального УСИ лителя, а выводы питания соединены с первой шиной источника питания t21 Однако известное устройство имеет сравнительно узкий динамический диапазон, ограниченный величиной тока управляемого стабилизатора тоКа. Цель изобретения - расширение динамического диапазона. Поставленная цель достигается teM что в Дифференциальном усилителе, со держащем первый и второй входные транзисторы, в общей эмиттерной цепи которых включен управляемый стабилизатор тока, а коллекторы соединены с входами соответственно первого И второго повторителей.тока, выходы которых подключены к входу и выходу третьего повторителя тока, выход Кот рого является выходом дифференциального усилителя, а выводы питания сое динень с первой шиной источника пита ния, между второй 121ИНОЙ источника пи тания и выводами питания первого и второго повторителей тока введен блок вьщеления наименьшего из двух токов, выход которого подключен к входу управляемого стабилизатора тока, в между выходом управляемого стабилизатора тока и змиттерами соот ветственно первого и второго входных транзисторов введены соответственно первый и второй резисторы. На фиг. 1 представлена принциальная злектрическая схема дифференциалбного усилителя; на фиг. 2 и 3 - реализации выполнения блока выделения наименьшего из двух токов. Дифференциальный усилитель содержит первый и второй входные транзисторы 1 и 2, первый, второй и третий повторители 3-5 тока, управляемый стабилизатор 6 тока, блок 7 вьоделения наименьшего из двух Токов с входными клеммами 8 и 9 и выходной клеммой 10, первый и второй резисторы 11 и 12, блок 7 (фиг. 2), выполненный на транзисторах 13-16, резисторах 17 и 18, стабилитроне 19, блок 7 (фиг. 3), выполненный на генераторах 20 и 21 тока, защитных диодах 22 и 23, оптронах 24 и 25, источнике 26 напряжения смещения. Дифференциальный усилитель работает следующим образом. При нулевом входном напряжении () коллекторные токи первого и второго входных транзисторов 1 и 2 и, следовательно, входные токи блока . 7 одинаковы. Выходной ток блока 7 равен нулю. Поэтому блок 7 не оказывает влияния на работу управляемого стабилизатора 6 тока в статическом 1 ежиме и при малом сигнале (Ue-n 10-40 мВ). Под действием коллекторный Ток первого входного транзистора 1 увеличивается, а коллекторный ток бторого входного транзистора 2 уменьшается. Аналогично изменяются и входные токи Од и блока 7. Как только у еньшающийся ток Jg Достигнет заданного уровня Jpoppn о, блок 7 замкнет отрицательную обратную связь, стабилизирующую коллекторный ток второго входного транзистора 2. Позтому дальнейшее запирание второго входного транзистора 2 прекратится, а потенциал общей точки первого и второго резисторов 11 и 12 зафиксируется. За счет увеличения вьясодМого тока управляемого стабилизатора 6 тока пропорционально входному напряжению обеспечивается расширение динамического диапазона усилителя. Угол наклона .характеристики передачи дифференциального усилителя тока определяется в режиме большого сигнала первым резистором 11. При отрицательном входном напряжении схема работает аналогичным образом. Уровень тока Jnooor. определяющего включения в работу блока 7 (фиг. 2), зависит от сопротивления резисторов 17 и 18. В статическом режиме транзисторы 13 и 14 находятся в СОСТОЯНИЙ насыщения. Поэтому транзисторы 15 и 16 закрыты. Как только входной ток блока 7 (эмиттерный ток транзисторов 13 и 14) уменьшится до уровня (Uc. B/R,17) в актив ный режим перейдет транзистор 16. Коллекторный ток этого транзистора, воздействуя на управляемый стабилизатор 6 тока, изменяет ток общей эмиттерной цепи первого и второго входных транзисторов 1-2 пропорционал но выходному напряжению. Через первы и третий повторители 3 и 5 тока допол нительные приращения тока управляемо го стабилизатора 6 передаются в нагрузку дифференциального усилителя. Блок 7 выделения наименьшего из двух токов (фиг. 3) выполнен на осно ве оптронов. При малых изменениях коллекторных токов первого и второго входных транзисторов 1 и 2 относительного своего статического уровня Jo (2 диоды 22 и 23 смещены в прямом направлении). Такой режим создается генераторами 20 и 21 тока, которые удовлетворяют условиюJ Q - 0,3-гО,8Jo Лг t По мере уменьшения под действием UB одного из входных токов ) блока 7 запирается диод 22 (23), а разностный ток (9 подается через светодиод и фототранзистор оптрона 24 (25) для управления управляемым стабилизатором 6 тока. Между выходом блока 7 (фиг. 2, 3) и управляемым стабилизатором 6 тока могут включаться дополнительные усилители тока для обеспечения необходимого петлевого усиления и качественной стабилизации режима запирающихся транзисторов. Предлагаемый дифференциальный усилитель имеет на 1г2 порядка более высокие значения скорости нарастания выходного напряжения при работе на емкостную нагрузку.

даФФЕРЕНЦЙАЛЬНЫЙ УСИЛИТЕЛЬ,, содержащий первый и второй входные транзисторы, в общей эмиттерной цепи которых включен управляемый стабилизатор тока, в коллекторы соединены с входами соответственно первого ч второго повторителей тока, выходы которых подключены к входу и выходу третьего повторителя тока, выход которого является выходом дифференциального усилителя, а выводы питания соединены с первой шиной источника питания, отличающийс я тем, что,-с целью расширения динамического диапазона, между второй шиной источника питания и выводами питания первого и второго повторителей тока введен блок вьщеления наименьшего из двух токов, выход которого подключен к входу управляемого стабилизатора тока, а между выходом управляемого стабилизатора тока и эмиттерами соответственно первого и второго транзисторов вве-. дены соответственно первый и второй резисторы.

fpn

I о o I

tj

аг f

фи&.З