Устройство для деления Советский патент 1984 года по МПК G06G7/16 

I Изобретение относится к электрическим вычислительным устройствам и может быть использовано в аналого вых вычислительных машинах. Известно устройство для деления, содержащее формирователь экспоненциального напряжения, ключ, блок памяти, (5лок сравнения и блок управ ления tn. Недостатком этого устройства является низкая надежность. Наиболее близким к предложенному является устройство для деления,содержащее интегрирующую цепь из параллельно соединенных интегрирующего конденсатора и разрядного рези ,тора, первый вывод интегрирующей цепи соединен с первым входом блока сравнения, с входом первого ключа, с выходами второго и третьего ключе второй вывод интегрирующей цепи под ключен к шине нулевого потенциала, выход первого ключа соединен с вход блока памяти, выход которого являет выходом устройства, первый выход бл ка управления которого соединен с управляющим входом первого ключа,вт рой выход которого подключен к упра лякмцему входу второго ключа и к стр бирующему входу блока сравнения,выхо блока сравнения соединен с управляю щим входом третьего ключа, входы второго и третьего ключей являются входами опорного напряжения и напря жения-делимого соответственно, второй вход блока сравнения является входом напряжения-делителя С2. Недостатком известного устройств также является низкая надежность, обусловленная сбоями в его работе.. Цель изобретения - повышение надежности работы. Цель достигается тем, что в устройство для деления, содержащее блок сравнения, к первому входу которого подключены первая обкладка накопительного конденсатора, первый вывод разрядного резистора, вход первого ключа и выходы второго и .третьего ключей, выход первого ключа соединен с входом блока памяти, выход которого,является выходом устройства, вход второго ключа является входом опорного напряжения, вход третьего ключа является входом напряжения-делимого, второй вход блока сравнения является входом 79J напряжения-делителя,вторая обкладка накопительного конденсатора и второй вывод разрядного резистора подключены к шине нулевого потенциала, выход блока сравнения соединен с управляющим входом третьего ключа, введены первый и второй триггеры и элемент задержки, первый вход первого триггера соединен с первым входом второго триггера, с входом элемента задержки и является входом запускаустройства, выход элемента задержки подключен к второму входу первого триггера и к управляющему входу первого ключа, выход первого триггера соединен с управляющим входом .второго ключа, выход блока сравнения подключен к второму входу второго триггера, выход которого соединен с стробирующим входом блока сравнения. На фиг.1 изображена функциональная схема предложенного устройства, на фиг. 2 - временные диаграммы сигналов. Схема (фиг.1) включает накопительный конденсатор 1, разрядный резистор 2, первьй ключ 3, блок памяти 4, второй и третий ключи 5 и 6, блок сравнения 7, первый и второй триггеры 8 и 9, элемент задержки 10, шину нулевого потенциала 11, вход опорного напряжения 12,вход напряжения-делимого 13, вход напряжения-делителя 14, вход запуска 15, выход 16. Устройство для деления работает следукицим образом. В исходном состоянии первый и второй триггеры 8 и 9 находятся в положении О и 1 соответственно, при этом сигнал высокого уровня (сигнал 1) с выхода первого триггера 8 замыкает второй ключ 5, и накопительный конденсатор 1 заряжается до величины опорного напряжения UQ с входа 12 (фиг.2,d),сигнал низкого уровня (сигнал О) с выхода второго триггера 9 блокирует блок сравнения 7. В момент времени соответствуюпий началу измерения, импульсом с входа запуска 15 (фиг.2,() первый и второй тригге.ры 8 и 9 устанавливаются в положение 1 и О соответственно. Сигнал на выходе первого триггера 8 скачком изменяется до уровня О (фиг.2,5), ВТО3рой ключ 5 размыкается, и накопительный конденсатор 1 разряжается через разрядный резистор 2 по экспоненциальному закону (фиг,2,о) t - постоянная времени цепи разряда. Одновременно значение сигнала на выходе второго триггера 9 изменяется до уровня 1 (фиг.2,л), чт подготавливает к работе блок сравнения 7. В момент сравнения -fc.-ren где Ц - напряжение-делитель. В момент сравнения bi (фиг.2,а) срабатывает блок сравнения 7, формируя импульс (фиг.2,г), длительность которого равна ig ti-t (3) На время tu замыкается третий ключ 6, и накопительный конденсато 1 замыкается до напряжения-делимог UT. с входа 13 (фиг.2,а). Задним фронтом выходного импуль блока сравнения 7 (фиг.2,г) в моме времени -Ц второй триггер 9 устанавливается в положение 1, при этом сигнал на выходе второго триг гера 9, значение которого скачком изменяется до уровня О (фиг.2,Д.) 9 вновь блокирует блок сравнения 7, чтобы исключить его повторное срабатывание . Одновременно третий ключ 6 размыкается, и вновь качинается разряд накопительного конденсатора 1 по закону .14 (4) Импульс, поданный на вход запуска 15 (фиг.2,е) и задержанный элементом задержки 10 на время (фиг.2,е), подается на первый ключ 3 и, кратковременно замыкая его, разрешает считьшанне мгновенного значения напряжения на накопительном конденсаторе 1 (фиг.2,оО , . . -f Это напряжение запоминается в блоке памяти 4, напряжение на выходе которого равно и бмч t Выходным импульсом с элемента задержки 10 первый триггер 8 возвращается в положение О, и схема принимает исходное состояние. Таким образом, по сравнению с устройством-прототипом предложенное устройство для деления обладает более высокой надежностью работы за счет исключения сбоев в работе блока сравнения 7.

УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ, содержащее блок сравнения, к первому входу которого подключены первая обкладка накопительного конденсатора, первый вывод разрядного резистора, вход первого ключа и выходы второго и третьего ключей, выход первого ключа соединен с входом блока памяти, выход которого является выходом устройства, вход второго ключа явля ется входом опорного напряжения, вход третьего ключа является входом напряжения-делимого, второй вход блока сравнения является входом напряжения-делителя, вторая обкладка накопительного конденсатора и второй вывод разрядного резистора подключены к шине нулевого потенциала, выход блока сравнения соединен с управляющим входом третьего ключа, отличающееся тем, что, с целью повышения надежности, в него введены первый и второй триггеры и элемент задержки, первый вход первого триггера соединен с первым входом второго триггера, с входом элемента задеряоси и является входом запуска устройства, выход элемента задержки подключен к второму (Л входу первого триггера и к управляющему входу первого ключа, выход первого триггера соединен с управляющим входом второго ключа, выход бло- g ка сравнения подключен к второму входу второго триггера, выход которого соединен с стробирукяп;им входом блока Сравнения.

IS -мгг