Устройство отображения графической информации Советский патент 1984 года по МПК G09G1/00 

111 Изобретение относится к автоматик и вычислительной технике и может быть использовано в устройствах и системах, отображения информации на базе электронно-лучевой трубки (ЭЛТ) с координатным управлением луча ЭЛТ. Известны устройства отображения графической информации, содержащие блок индикации, генераторы векторов и символов l. Недостатки устройства следующие: низкое быстродействие при индикации,- вследствие которого, они не позволяют (из-за мельканий) отображать объекты высокой сложности, содержание более 2/3 тысяч элементов изображения (точек, символов, отрезков и пр.) . низкое быстродействие при редакти ровании, так как редактирование данных осуществляется через центральную или еателлитную ЭВМ, что затрудняет или исключает динамические операции .редактирования (резиновая нить, сдвиги,повороты, просмотровое окно на изображениях высокой сложности, значительная загрузка обслуживающей ЭВМ, что затрудняет использование таких устройств в многопультових системах. На быстродействие устро.йств отобр жения значительно влияет подготовки отображаемой информации (чте ние из памяти, формирование, преобра зования, анализ и прочее). Известна мультипроцессорная систе ма, содержащая несколько процессоров подключенных к общей шине, обеспечивающая повьшение скорости обработки данных за счет распараллеливания и совмещения процессов 2J однако они либо слишком громоздки, либо неприменимы в графических дисплеях вследствие неоднородности структуры данных. Наиболее близким к предлагае кому является устройство отображения информации, содержащее последовательно соединенные блок индикации, блок координатной развертки, подключенньй к магистрали, которая соединена с блоком памяти, блоком связи блоком управления и с дисплейным про .цессором зЗ . Недостатками известного устройства являются:. недостаточное быстродействие устройства при индикации, так как обработка дисплейных команд выполняется 7 одним дисплейным процессором, время отображения злемента изображения . (точки,- векторы, знаки) определяющие частоту регенерации и объем отображенных данных, складывается из времени обработки данных в процессоре и времени собственно отображения (позиционирования, интерполяции и знакогенерации), причем для коротких (до 30 мм) векторов, символов и смежных точек, расположенных на расстояниях до 30 мм, время обработки дисплейных команд в процессоре больще времени отображения, а так как на реальных чертежах и схемах число коротких векторов составляет 70-90% от общего числа линий, то время обработки информации данньпс в процессоре является определяющим для объема отображаемых данных на экране; . недостаточное быстродействие при вводе, выводе и редактировании; при этом наблюдается либо исчезание изображения на экране на время ввода, вывода или редактирования (при непрерывном процессе ввода-вывода) либо замедление процесса ввода-вывода (при вводе-выводе с частотой смены кадров), так как операции ввода-вывода и редактирования вьшолн ются процессором, обеспечивающим регенерацию изображения. Целью изобретения является повышение быстродействия устройства. Поставленная цель достигается тем, что в устройство, содержащее последовательно соединенные первый процессор, блок координатной развертки и блок индикации, первьй блок управления, выход которого подключен ко входу блока координатной развертки и к первому входу первого процессора, второй вход которого соединен с выходом блока координатной развертки, другой выход которого подключен к первому входу первого блока управления, блок сопряжения, первый вход и первый выход которого подключены к входной и выходной шинам устройства соответственно, второй вход соединен с клавиатурой, второй выход - с первым входом второго процессора, блик памяти и третий процессор, подключенные к блоку сопряжения, введены блок согласования, блок формирования адресов, второй блок управления и блок буферной памяти, первьпЧ выход которого соединен с третьим входом первого процессора и со вторым входом первого блок управления, третий вход которого сое динен с nepsbiM выходом блока согласо вания и с первым входом второго блок управления, второй вход которого под ключен . к третьему выходу блока сопряжения, третий вход - к выходу пер вого процессора, четвертый вход -. к первому выходу блока формирования адресов, пятьй вход - к второму выходу блока сопряжения, выход второго блока управления подключен к третьему входу блока сопряжения, второму входу второго процессора, ко входу третьего процессора и к первому входу блока согласования и блока формирования адресов, второй вход которого соединен с четвертым выходом блока сопряжения, третий вход - со вторым вькодом блока буферной памяти первый выход - со входом блока памяти, второй выход - с первым входом блока буферной памяти, второй вход которого подключен к выходу второго процессора, третий вход - ко второму выходу блока согласования, второй вход которого соединен с выходом пер вого блока управления. На фиг.1 представлена структурная схема предлагаемого устройства, на . фиг.2 - схема блока координатной раз вертки на фиг.З - схема блока управления, на фиг.4 - схема узла связи на фиг ..5 - схема блока формирования адреса. Устройство содержит блок 1 индикации, блок 2 .координатной развертки первый процессор 3, первый блок 4 - управления, блок 5 сопряжения, клавиатуру 6, блок 7 памяти, второй процессор 8, третий процессор 9, блок 10 формирования адресов, блок 11 согласования, блок 12.управления, блок 13 буферной памяти, магист раль 14, узел 15 связи.. Блок 1 индикации, содержащий ЭЛТ и последовательно включенные отклоняющую систему, усилители отклонения и цифроаналоговые преобразователи (на блок-схеме не показаны), обеспечивает произвольное перемещение луча на поле экрана по траектории, задаваемой блоком 2 координатной ра,звертки. Блок 2 координатной развертки (фиг.2) состоит из регистра 16, сумматора 17 коммутатора 18, знако генератора 19 и интерполятора 20 линий, В качестве первого 3, второго 8 и третьего 9 процессоров могут быть использованы микропроцессоры на базе микросхем. Блоки 4 и 12 управления имеют идентичную структуру, приведенную на фиг.3. В состав блока входят блок 21 постоянной памяти регистр 22 адреса микрокоманд, блок 23 ветвления, регистр 24 микрокоманд и блок 25 управления ветвлениями. Блок 23 ветвления представляет собой набор из N коммутаторов (по одт ному на каждый из N .младших разрядов адреса), обеспечивающих ветвления по 2,2,2 , .. .2 направлениям. Блок 25 управления ветвлениями содержит коммутаторы, компараторы и другие комбинационные схемы формирования условий ветвления и его состав определяется конкретньм применением блока. Узел 15 связи (фиг.4) содержит регистр 26 вывода и регистр 27 ввода данных j выходные коммутаторы 28, входные коммутаторы 29, регистр ЗО команд, узел 31 приоритетного подключения и регистр 32 состояний. Магистраль 14 представляет собой шины, объединяющие источники информации по монтажному ИЛИ. В качестве источников информации используются схемы с тремя состояниями. Блок 10 формирования адреса (фиг.5) содержит первый счетчик 33 адреса, второй счетчик 34 адреса, регистр 35 адреса, коммутатор 36 и узел 37 сравнения. В режиме отображения данных устройство работает следующим образом. В исходном состоянии устройства блок 11 согласования выдает сигнал Буфер пустой, запрещающий первому блоку 4 управления чтение данных из блока 13 буферной памяти. Счетчик 33 (фиг.5) блока 10 находится в нулевом состоянии, задавая адрес первой команды дисплейного файла. Дисплейный файл (массив дисплейных команд), содержащий К команд (, где N - объем памяти, слов), хранится в блоке 7 памяти. После запуска устройства читается первая команда из блока 7 памяти. Чтение дисплейных команд из блока 7 памяти производится последовательно по счетчику 33 (фиг.5) блока 10 51 под управлением второго блока управ ления . Очередная дисплейная команда чер шины магистрали 14 поступает на вхо ды второго процессора 8 и блока 12 управления. В зависимости от типа дисплейной команды (вектор, симв точка и т.п.) в блоке 12 запускает ся соответствующая подпрограмма обр ботки дисплейной команды,по которо последняя обрабатывается на второй процессоре 8 (преобразование коорди нат, анализ выхода за растр и т.д.) К содержимому счетчика 33 адреса (фиг.5) прибавляется 1, одновреме но предьщущее состояние счетчика пе реписьгеается на регистр 35. Подготовленная процессором 8 дис плейная команда и ее адрес, хранящи ся в регистре 35.синхронно записываются в блок 13 буферной памяти, в блоке 12 обеспечивает чтение следующего слова (дисплейной команды) из блока7 памяти. Дисплейная команда поступает на выходы блока 13, при этом блок 11 переходит в состояние; разрешающее блоку 4 считывание из блока 13 буферной памяти. Проанализированная в блоке 4 дисплейная команда вв дится по алгоритму, задаваемому подпрограммой, которая хранится в блоке 4. Из процессора 3 поступают в блок 2 координатно) развертки, где в зависимости от типа дисплейной команды осуществляется либо интерполяция вектора, либо перевод луча в новую точку, либо генерация символа. Одновременно с отработкой первого слова данных (дисплейной команды) блок 12 считьгоавт из блока .памяти 7 следующее слово, отрабатывает его в процессоре 9 и записывае в блок буферной памяти 13. Затем переходит к чтению следующего-слова причем в блоке 12 перед каждой очередной записью в накопитель блока 13 анализируется состояние блока 11,которое определяет количество занятых ячеек блока 13 буферной памяти. При занятости всех ячеек выда ся сигнал Буфер полный, который вызывает приостановку работ блока 12.Сигнал снимается после чтения и блока буферной памяти следующего сл ва. Если же чтение из блока буферной памяти производится чаще чем 7 запись, может наступить момент когда в блоке не останется ни одного слова. Тогда в блоке 11 вьфабатывается сигнал Буфер пустой, который переводит блок 4 в режим ожидания следующего слова, т.е. процесс обработки дисплейных команд при индикации изображения, вьтолняемый в прототипе одним процессором, в предлагаемом устройстве распределен между процессорами 3 и 9, связанными через блок 13 буферной пёмяти, работающими под управлением блоков 4 и 12 соот-, ветственно. Функции процессоров 3 и 9 распределяют исходя из требования, чтобы математическое ожидание вр.емени обработки дисплейного файла аппаратурой, управляемой блоком-4, было по возможности более близким математическому ожиданию времени обработки файла аппаратурой, управляемой блоком 12. В зависимости от количества ячеек блока 13 буферной памяти и специфики отображаемых данных (распределение графической и символьной информации, распределение линий чертежа по длинам и прочее) можно добиться квазисовмещенной работы йроцессоров 3 и 9, что в идеальном случае (при полном совмещении процессоров) позволяет сократить время обработки данных вдвое по сравнению с прототипом. Чтение дисплейного файла из блока памяти 7 и индикация изображения продолжается до считывания слова, определяющего конец дисплейного файла. Последнее заносится в блок 13 буферной памяти, в блоке 12 заподпрограммы начальной пускаются It последовательности J по которым счетчик 33 (Фиг.5) переводится в исходное состояние. Анализируется наличие запросов на прием команды от ЭВМ либо от клавиатуры 6. По запросу запускается подпрограмма приема команды, а затем подпрограмма выполнения команды, за исключением командj требующих пересылки массивов данных. При отсутствии запросов или после обслуживания запроса начинается новый цикл чтения данных из блока 7 памяти. При появлении кода конец дисплейного файла на выходе блока 13 в блоке 4 запускается подпрограмма, по которой на экране индицируется маркер (указатель) на месте, определяемом i координатами, хранящимися в одном из регистров первого процессора 3, после чего блок 4 управления переходит в режим ожидания. В режиме ввода-вывода устройство работает следующим образом. Ввод-вывод данных выполняется по адресу, определяемому счетчиком 34 адреса (фиг.5). Исходный адрес ячейки памяти для ввода или вывода задае ся по отдельной команде из ЭВМ по такту коммутатор 29 (фиг.4) - регис 27 - магистраль 14 - коммутатор 36 регистр 35 (фиг.5). Ввод(вывод) данных осуществляется на фоне регенерации изображения т.е. в мультипрограммном режиме в следующей последовательности. После чтения очередного слова из блока 7 памяти по адресу, записанному в счетчике 33 его обработки в процессоре 8 и записи в блок 13 буферной памятиj блок 12 анализирует наличие запроса от ЭВМ (через блок 5 сопряжения) на ввод-вывод следующего словаданных из (в) ЭВМ. При отсутствии такого запроса изменяется на единицу содержимое счетчика 33 и осуществляется чтение нового слова данных аналогично описанному. При наличии запроса блок 12 переходит к выполнению подпрограмм ввода (вывода) одного слова данных из (в) ЭВМ по тракту: ЭВМ - узел 15 связи - магистраль 14 - блок 7 памяти; при вводе - 35 ° в прямом направлении, при выводе в обратном. В конце программы к соде жимому счетчика 34 прибавляется 1. После приема (вьщачи) этого слова данных блок 12 переходит к подпрограмме чтения данных для регенерации как описано по счетчику 33. Ввод-вьгаод данных на фоне регенерации устраняет пропадание данны на зкране на время ввода (вывода) дисплейного файла, обеспечивает возможность просмотра на экране динамики ввода-вывода и снимает ограничени на скоростные характеристики канала связи с ЭВМ. В режиме редактирввания устройств работает следующим образом. Редактирование производится с помощью управляемого, от клавиатуры мар кера и функциональной клавиатуры. Знак маркера высвечивается на экране ЭЛТ после каждого цикла отображения дисплейного файла под управлением блока 4 управления на месте, определенном координатами маркера. Послед|ние хранятся в одном из регистров общего назначения первого процессора 3. Оператор перемеп1ает маркер нажатием соответствующей клавиши клавиатуры 6. При этом в каждом Р цикле регенерации (,3,4...) по коду от клавиатуры 6, поступающему через узел 15, магистраль 14 и блок 13 изменяют координаты маркера на фиксированную величину в направлении, задаваемом нажатой клавишей. При вычерчивании линии (резиновая нить) первый процессор 3 работает в режиме, по которому -координаты маркера сравниваются с текущими координатами луча, которые, изменяются по мере работы интерполятора 20 (фиг.2). Сравнивается содержимое регистров координат маркера-и текущих координат луча, находящихся в первом процессоре. По результату сравнения работа процессора 3 блокируется. Блок 12 управления пересыпает адрес индицируемой ячейки с выходов блока 13 буферной памяти в счетчик 34 (фиг.5). По этому адресу выполняется чтение из блока 7 памяти, а результат заносится в третий процессор Я, которьм изменяет координаты считанного вектора на фиксированную величину, задаваемую клавиатурой 6. Затем скорректированное слово заносится в блок 7 памяти тому же адресу, координаты маркера изменяются по описанному алгоритму и устройство переходит в режим отображения, которьм сохраняется до конца дисплейного файла. В последующих кадрах процесс повторяется дО момента отпускания клавиши перемещения маркера. Аналогично выполняются и другие операции редактирования изображения с помощью маркера. Использование третьего процессора 9 для редактирования данных позволяет повысить скорость редактирования без ухудшения характеристик отобра- . жения данных. При отображении реальных объектов предлагаемое устройство дает выигрыш по быстродействию, так как ца реальных чертежах, схемах, рисунках подавляющее большинство линий (векторов) относится к диапазону до 30 мм, так как линии короче О,1 от максимальной длины составляют 9111 более 90% от общего количества линий. Кроме того, в предлагаемом устройстве расширены возможности автономного редактирования (по функциям и быстродействию), что обеспечивает реальную возможность организации мно.гопультовых систем. Технические преимущества от использования предлагаемого устройства позволяют существенно повысить производительность труда оператора, работающего с устройством в системе, за счет сокращения времени ожидания ответа системы и сокращения числа обращений к центральной ЭВМ в связи с увеличением объема отображаемой информации.

1111197

К ffltfKOM f II 3

УСТРОЙСТВО ОТОБРАЖЕНИЯ ГРАФИЧЕСКОЙ ИНФОРМАЦИИ, содержащее последовательно соединенные.первый процессор, блок координатной развертки и блок индикации, первый блок управления, выход которого подключен к входу блока координатной развертки и к первому входу первого процессора, второй вход которого соединен с выходом блока координатной развертки, другой выход котброго подключен к первому входу первого блока управления, блок сопряжения, первый вход и первый выход которого подключены к входной и выходной шинам устройства соответственно, второй вход соединен с клавиатурой, второй выход - с первым, входом второго процессора, блок памяти и третий процессор, подключенные к блоку сопряжения, о т л и чающе1еся тем, что, с целью повышения быстродействия .устройства, оно содержит блок согласования, блок формирования адресов, второй блок упр.авления и блок буферной памяти, первый выход которого соединен с третьим входом первого процессора и с вторым входом первого блока управления, третий вход которого соединен с первым выходом блока согласования и с первым входом второго блока управления, второй вход которого подключен к третьему выходу блока сопряжения, третий вход - к вьпсоду первого процессора, четвертый вход (Л к первому выходу блока формирования адресов, пятьй вход - к пторому выходу блока сопряжения, выход второго блока управления соединен с третьим входом блока сопряжения, вторым входом второго процессора, входом третьего процессораJ с первым входом блока согласования и блока формирования адресов, второй вход которого соединен с четвертым выходом . блока сопряжения, третий вход - с со вторым выходом блока буферной памяти., vl первьй выход - с входом блока памяти, второй выход - с первым входом блока буферйой памяти, второй вход которого подключен к выходу второго процессора, третий вход - к второму выходу блока согласования, .второй вход которого соединен с выходом первого блока управления.

tim fjtOKO 3

Zi

L

f( блокам устройство.

От tTffOfra 4

Фиг. 2

П

23

гг

t A

,j

ВетВленил

Условия

от блоков

.Ъ

к ЭвМ

ФигЛ

Магистраль i

к Уявки S