Многоканальное устройство приоритета Советский патент 1984 года по МПК G06F9/50 

Изобретение относится к вычислительной технике и может быть использовано в устройствах обмена информацией, в частности для организации доступа к устройству общего пользования, например, общей информационно-адресной магистоали. Известно многоканальное приоритет ное устройство, содержащее а каждом канале триггер запроса, выход которого соединен с первым входом элемен та подтверждения запроса и, через элемент передачи разрешения, с входом разрешения следующего канала Cl Недостатком устройства является возможность одновременного предоставления разрешения нескольким каналам что приводит к сбою системы, в которой используется данное устройство. Кроме в устройстве происходит Прохдждеяие кратковременных ложных импульсов подтверждения запроса йа 8Ь1гсод-канала, на входе которого отсутствует сигнал запроса, при поступлении на соответствующий вход данного канала сигнала разрешения. Наиболее близким к изобретению Является многоканальное приоритетное устройство, содержащее в каждом канале триггер запроса, триггер подтве1УЖДевиз1 запроса, вход которого соединен с выкодом триггера запроса а выход является выходом каждого канала устройства j элемент И, элемент задержки и триггер компенсации, причем вход элемента задержки является входом разрешения каждого канала уст ройства и соединен с первым входом триггера компенсации, выход элемента задержки соединен с вторьм входом триггера компенсации, выход которого соединен с первым входом элемента И, выход которого соединен с входом разрешения следующего канала устройства, а установочные входа триггеров з апроса и подтверждения запроса явля ются соответственно первым и вторым входами установки каждого канапа.2Т Недостатком известного устройства является ненадежность обусловленная отсутствием запоминания импульсных сигналов запроса, когда они поступаю в момент обслуживания канала с меньшим, чем у данного, приоритетом. Кроме того, устройство имеет отнЬСитёльно сложную схему по количест ву элементов. Цель изобретения - повышение надежности работы устройства за счет уменьшения вероятности потери запросов и сокращения объема оборудования. Поставленная цель достигается тем, что в многоканальном устройстве приоритета, содержащем каналы, каждый из которьк включает триггер запроса, триггер подтверждения запроса, элемент , триггер компенсации и элемент И, причем в каждом канале вход установки в ноль триггера запроса соединен с первым входом установки устройства, выход триггера запроса соединен с информационным входом триггера подтверждения запроса, вход сброса которого соединен с вторым входом установки устройства, прямой выход триггера подтверждения запроса соединен с соответствующим выходом разрешения устройства, вход элемента задержки соединен с входом сброса триггера компенсации и входом разрешения своего канала, выход элемента задержки соединен с тактовым входом триггера компенсации, выход триггера компенсации соединен с первым Входом элемента И, выход которого в каждом канале, кроме последнего, соединен с входом разрешения следующего канала, вход разрешения первого канала соединен с входом опроса устройства, в каждом канале вход установки в единицу триггера запроса соединен с соответствующим входом запроса устройства, тактовый вход триггера подтверждения запроса соединен с входом разрешения своего канала, прямой вьтход триггера подтверждения запроса соединен с тактовым входом триггера запроса своего канала, инверсный выход триггера подтверждения запроса соединен е вторым входом элемента И, информационные входы триггеров запроса и компенсации соединены соответственно с входами логического нуля и логической единицы устройства. I На чертеже изображена структурная схема устройства. Устройство содерясит каналы 1, каждый из которых.включает триггер 2 запроса, триггер 3 подтверждения запроса, элемент 4 задержки, триггер 5 компенсации, элемент И 6, вход 7 опроса устройства, вход 8 запроса устройства, выход 9 разрешения устройства, первый вход 10 установки устройства, второй вход 11 установки устройства. Устройство приводится в исходное состояние воздействием короткого 31 сигнала низкого уровня на входы 10 I1, после чего на выходе триггера 2 и прямом выходе триггеря 3 устанавливается сигнал О, а на инверсном выходе триггера 3 - сигнал 1. В исходном состоянии на входе & имеется высокий, а на входе 7 ниаики уровни. Сигнал низкого уровня с входа разрешения поступает на вход сброса триггера 5, устанавливая его в состояние О. Сигнал разрешения подается сигналом высокого уровня, а сигнал запроса - сигналом низкого уровня. Устройство работает следующим образом. Импульсный сигнал запроса низкого уровня поступает йа вход 8, а с него на вход установки в состояние I триггера 2, переключая указанный триггер в состояние 1. Сигнал разрешения высокого уровня, поступа ющий на вход 7, подается на синхронизирующий вход триггера 3, переклю чая его в состояние, соответствующе состоянию триггера 2 на этот момент времени и на вход установки тригге|ра 5, разрешая его работу, а также на в элемента 4 задержки. С выхода элемента 4 задержки сигнал разрешения поступает на синхронизирующий вход триггера 5, информационный вход которого соединен с потенциалом 1, переключая триггер в состояние 1. С выхода триггера 5 уровень 1 поступает на вход элемента И 6. При отсутствии запроса, т.е. наличи низкого уровня на выходе триггера 4 2, состояние триггера 3 не изменяется и на его инверсном выходе присутствует сигнал 1, разрешая прохождение задержанного в элементе 4 задержки и триггере 5 сигнала разрешения на выход элемента И 6, соединенный во всех каналах, кроме последнего, с входом разрешения следующего канала. При наличии запроса, т.е. сигнала высокого уровня на выходе триггера 2 в момент прихода лтереднего фронта сигнала разрешения, происходит переклктение триггера 3 в состояние 1. Сигнал с прямого выхода триггера 3 поступает на выход 9 разрешения и на вход синхронизации триггера 2, информационный вход которого подключен к потенциалу О, переключая триггер 2 в исходное состояние. Сигнал О с инверсного выхода триггера 3 в этом случае блокирует прохождение сигнала разрешения, задержанного на элементе 4 и триггере 5, на выход элемента И 6. После переключения триггера 2 в исходное состояние устройство готово к записи следующего сигнала запроса. Установка триггера 3 в исходное состояние производится подачей сигнала низкого уровня на вход S1 от устройства, получивпгего сигнал разрешения, через интервал времени, определяемый принятым для данной сиетемя интерфейсом. Изобретение позволяет повысить надежность работы устройства и сократить объем его оборудования.

I

Ц,

1

МНОГОКАНАЛЬНОЕ УСТРОЙСТВО ПРИОРИТЕТА, содержащее каналы, каждый из которых включает триггер запроса, триггер подтверждения запроса, элемент задержки, триггер компенсации и элемент И, причем в каждом канале вход установки в ноль триггера запроса соединен с первым входом установки устройства, выход триггера запроса соединен с информационным входом триггера подтверждения запроса, вход сброса которого соединен с вторым входом установки устройства, прямой выход триггера подтверждения запроса соединен с со ответствукицим выходом разрешения устройства, вход элемента задеря ки соединен с входом сброса компенсации и входом разрешения своего канала, выход элемента задержки соединен с тактовым входом триггера компенсации, выход триггера компенсации соединен с первым входом элемента И, выход которого в каждом канале, кроме последнего, соединен с входом разрешения следующего канала, вход разрешения первого канала соединен с входом опроса устройства, отличающееся тем, что, с целью повьштения надежности работы устройства за счет уменьшения вероятности потери запросов и сокращения объема оборудования, в каждом канале вход установки в единицу триггера запроса соединен с соответствующим входом запроса . устройства, тактовый вход триггера подтверждения запроса соединен с входом разрешения своего канала, прямой выход триггера подтверждения запроса соединен с тактовым входом триггера запроса своего канала, инверсный выход триггера подтверждения запроса соединен с вторым; :р 1 элемента И, информационные входы триггеров запроса и компенсации со единены соответственно с входами логического нуля и логической единицы устройства.