Распределитель каналов Советский патент 1984 года по МПК H04B3/02 H04Q3/52 

и второй элементы И, первый и второй счетчики, причем второй выход первого счетчика и выход второго счетчика соответственко через первый и второй элементы И подключены к своим счетным входам, входами и выходами первого и второго блоков памяти являются соответственно вход первого счетчика и выход второго счетчика, а тактовыми входами первого и второго блоков памяти являются вторые входы первого и второго элементов И.

1. РАСПРЕДЕЛИТЕЛЬ КАНАЛОВ, содержащий N каналов, каждый из которых содержит последовательно соединенные усилитель, приемник контроль-: ного сигнала и -первый блок памяти, а также первый элемент ИЛИ-НЕ и аналоговый ключ, информационный вход которого соединен с входом усилителя, а также общий для всех каналов аналоговьш элемент ИЛИ, причем выходы аналоговых ключей всех каналов подключены к входам аналогового элемента ИЛИ, отлич-ающийся тем, что, с целью повьпяения точности распределения каналов,- в него введены последовательно соединенные генератор и делитель импульсов, а в каждый канал введены элемент И и последовательно соединенные приемник аварийного сигнала, второй блок памяти, инвертор и второй элемент ИЛИ-НЕ, а также третий элемент ИЛИ-НЕ, при этом вькод усилителя соединен с входом приемника аварийного сигнала, выход первого элемента SU.,.. 1128399 3

Изобретение относится к технике проводной связи и может найти применение при построении линейной радиотелефонной дуплексной радиосвязи для коммутации в сторону центральной станции. Известен распределитель каналов, содержащий временной каскад, состоящий из блока памяти и блока сканирования, а также центральный блок управления, выходы которого подключены к управляющим входам блоков памяти, информационные входы которых подключены к выходу блока временного разделения каналов fl , Недостаток данного распределителя - низкая точност-ь распределения каналов и-з-за возможности переполне™ НИН элементов памяти и блокировки коммутации каналов. Наиболее близким к изобретению техническим решением является распре делитель каналов, содержащий N каналов, каждый из которьк содержит последовательно соединенные усилитель, приемник контрольного сигнала и пер вый блок памяти, а также первый элемент ИЛИ-НЕ и аналоговый ключ, инфор мационный вход которого соединен с вхоДЬмусилителя, а также общий для всех каналов аналоговый элемент ИЛИ, причем вьсходы аналоговых ключей всех каналов подключены к входам аналогового элемента ШШ .2 . Недостатком известного устройства является низкая точность распределения направлений. Цель изобретения - повышение точности распределения каналов. Цель достигается тем, что в распределитель каналов, содержащий N ка налов, каждый из которых содержит по следовательно соединенные усилитель, приемник контрольного сигнала и пер вый блок памяти, а также первый элемент ИЛИ-НЕ и аналоговый ключ, ннформационньм вход которого соединен с входом усилителя, а также общий для всех каналов аналоговый элемент ИЛИ, причем выходы аналоговых ключей всех каналов подключены к входам аналогового элемента ИЛИ, введены последовательно соединенные генератор и делитель импульсов, а в каждый канал вве,цены элементИ и последовательно соединенные приемник аварийного сигнал-а, второй блок памяти-, инвертор и второй элемент ИЛИ-НЕ, а также третий элемент ИЛИ-НЕ, при этом вьгход усилителя соединен с входом приемни ка аварийного сигнаха, выход первого элемента памяти подключен к первому входу элемента И, второй вход которого соединен с выходом первого элемента ШЖ-НЕ и первым входом третьего элемента ИЛИ-НЕ, выход которого соединен с управляющим вх-одом аналогового ключа, второй вход третьего эле.- . мента ИЛИ-НЕ соединен с выходом второго элемента ИЛИ-НЕ, выход элемента И и выход второго блока памяти каждого направления соединены с соответствующими входами первых элементов ИЛИ-НЕ других каналов, выход второго элемента ИЛИ-НЕ соединен с соот-т ветствующими входами вторых элементов ИЛИ-НЕ других каналов, выходы делителя импульсов подключены к тактовым входам приемника контрольного сигнала и приемника аварийного сигна- ла и к тактовым входам первого и вто-, рого блоков памяти ка;кдого канала. При этом приемник контрольного сигнала и приемник аварийного сигнала содержат последовательно соединенные распределитель, блок ключей, управляемый фильтр и детектор, причем информационными входами приемника контрольного сигнала и приемника аварийного сигнала является дополнительный вход управляемого фильтра, тактовыми входами приемника контрольного сигнала и приемника аварийного сигнала является вход распределителя, а выходами приемника контрольного сигнала и приемника аварийного сигнала является выход детектора. При этом первый и второй блоки памяти содержат первый и второй элементы И, первый и второй счетчики, причем второй выход первого счетчика и выход второго счетчика соответственно через первый и второй элементы И подключены к своим счетным- входам, входами и выходами первого и второго блоков памяти являются СООТ ветственно вход первого счетчика и выход второго счетчика, а тактовыми входами первого и второго блоков па мяти являются вторые входы первого и второго элементов И. .На фиг.1 представлена структурная электрическая схема предлагаемого распределителя каналов; на фиг,2 - эпюры напряжения, поясняющие работу распределителя каналов. Распределитель каналов содержит каналы , усилитель 2, приемник 3 контрольного сигнала, приемник 4 аварийного сигнала, первый блок 5 памяти, второй блок 6 памяти, элемент И 7,инвертор 8, первый элемент ИПИ-НЕ 9, второй элемент ИЛИ-НЕ 10, третий элемент ИПИ-НЕ 11, анало говый ключ 12, аналоговый элемент ИЛИ 13, генератор 14, делитель 15 импульсов, при этом приемник 3 . контрольного сигнала содержит детек тор 16, распределитель 17, блок 18 ключей, управляемый фильтр 19, при этом первый и второй блоки 5 и 6 па мяти содержат первьй и второй счетч ки 20 и 21, первый и второй элементы И 22 и 23. Распределитель каналов работает следующим образом. В исходном состоянии каналы 1-|-1 через открытые аналоговые ключи 12 саждого канала 1 и аналоговый элемент ИЛИ 13 соединены с линией цент ральной станции. При появлении в одном из каналов 1, например канале ), контрольного сигнала (фиг.2а).последний усиливается в усилителе 2 и фиксируется при емником 3 (фиг.26). Первый блок 5 памяти через время задержки tf, пода ет сигнал Логическая 1 на первый вход элемента И 7 (фиг.2в), на втором входе которого присутствует сигнал Логическая 1 с вьгхода первого элемента ИЛИ-НЕ 9. Сигнал Логическая 1 с выхода элемента И 7 (фиг.2г) поступает на входы первых элементов ИЛИ-НЕ 9 каналов ° выходах которых устанавливаются сигналы Логический О, которые блокируют по второму входу элементы И 7 (появление контрольного сигнала в каналах U-l не должно вызывать никаких переключений) и воздействуют на второй вход третьих элементов ИЛИ-НЕ 11, сигнал Логическая 1 с выхода которьк 1{фнг,23,е) с помощью аналоговых ключей 12 отключает каналы 12-1|«4 от лиНИИ центральной станции. Канал 1 че- рез аналоговый ключ 12 остается подключенным к центральной станции, и контрольный сигнал из канала 1 через аналоговый ключ 12 (фиг.2) и аналоговый элемент ШШ 13 (фиг.2з) поступает в центральную станцию. .При пропадании контрольного сигнала первый блок 5 памяти возвращается в исходное состояние через время задержки fj (фиг.2 б), в результате чего снимается блокировка элементов И 7 каналов 1,-1 ц и они подключаются к линии центральной станции. Задержка на срабатывание i первого блока 5 памяти необходима для осуществления временной защиты от помех в линии, а задержка на отпускание tj - для исключения переключений распределителя во время, технологических перерывов контрольного сигнала во время передачи дискретных сигналов. При появлении аварийного сигнала, например, в канале Ij (фиг.2и) последний усиливается в усилителе 2 и фиксируется приемником 4 (фиг.2к). Второй блок 6 памяти через время задержки п(фиг.2/0 подает сигнал Логическая 1 через инвертор 8 на вход второго элемента ШШ-НЕ 10, сигнал Логическая 1 с выхода которого поступает на первый вход третьего элемента ИЛИ-НЕ 11, сигнал Логический О с выхода которого подключает через аналоговый ключ 12 канал Ij, к линии центральной станции, и аварийный, сигнал из канала Ij, через аналоговый ключ 12 (фиг.2м) и аналоговый элемент ИЛИ 13 (фиг.2) поступает в центральную станцию. Кроме того,сигнал Логическая 1 с выхода второго блока 6 памяти (фиг.2л) поступает на входы первых элементов ИЛИ-НЕ 9 каналов Ь,) выходах которых устанавливаются сигналы Логический О, которые блокируют по второму вхо ду элементы И 7 (появление контрольного сигнала в каналах 1, должно вызывать никаких переключений и воздействуют на второй вход третьи элементов РШИ-НЕ 11, сигнал Логичес кая 1 с выхода которых (фиг.2е) с помощью аналоговых ключей 12 отключает каналы 1, и 1 3 (Ч ОТ ЛИНИИ цент ральной станции. Сигнал Логическая 1 с выхода второго элемента ИЛИ-НЕ 1Q поступает на входы вторых элементов ИЛИ-НЕ 10 каналов 1. Ч-IN. выходах которых устанавливаются сигналы Логический О, в результате че|го появление аварийного сигнала в KaJHanax 1, не вызывает никаких переключений до окончания аварий ного сигнала в канале. При попадании аварийного сигнала второй блок 6 памяти возвращается в исходное состояние через время задержки t , в результате чего распределитель возвращается в исходное состояние. |Для повьппения точности срабатывани приемники 3 и 4 выполняют в виде синхронных фильтров, содержащих распределитель 17, сигналы с выходов которого через блок 18 ключей подключают в управляемом фильтре 19 соответствующие конденсаторы, причем си1- нал с выхода управляемого фильтра 19 . выпрямляется детектором 16. Отличия приемников контрольного 3 и аварийного 4 сигналов состоят в номиналах - ; тактовой частоты, подаваемой на тактовый вход распределителя 17с соответствующего выхода делителя 15 импульсов, подключенного к выходу генератора 14. Для повышения точности временньЕХ задержек первый и второй блоки 5 и 6 памяти выполнены цифровыми и содержат первый счетчик 20 и первый элемент И 22, которые формируют задержку по переднему фронту сигнала с выхода приемников 3 и 4, и второй счетчик 21 и второй элемент И 23, которые формируют задержку по заднему фронту сигнала с выхода приемника. Отличия первого и второго блоков 5 и 6 памяти состоят в номиналах тактовой частоты, подаваемой на вторые входы первого и второго элементов И 22 и 23. Предлагаемьй распределитель каналов позволяет повысить качество линейной радиотелефонной дуплекснойi радиосвязи за счет повышения точности распределения каналов. nmrjHDUJD nomifauujHsn

t

MtfUHnif

.2