@ -Триггер Советский патент 1985 года по МПК H03K3/286 

Изобретение относится к вычислительной технике и может быть использовано в качестве элемента универсальных и специализированных цифровых вычислительных устройств.

Известны RS-триггеры, выполненные на элементах И-НЕ и ИЛИ-НЕ

Недостатками устройств являются избыточное количество элементов и низкое быстродействие.

Наиболее близким к изобретению по технической сущности является RS-триггер на МДП-транзисторах, содержащий первый и второй инверторы с перекрестными связями и первый и второй МДП-транзисторы одного типа проводимости, затворы которых подключены соответственно к первому и второму установочным входам, истоки этих МДП-транзисторов подключены к одной из шин питания, а стоки соответственно - к входам первого и второго инверторов 2.

Недостатком известного устройства является невысокое быстродейст- вне, обусловленное противодействием второго инвертора смене информации в триггера.

Цель изобретения - повышение быстродействия.

Для достижения поставленной цели в RS-триггере на МДП-транзисторах, содержащем первый и второй инверторы с перекрестными связями и первый и второй МДП-транзисторы одного типа проводимости, затворы которых подключены соответственно к первому и второму установочным входам, истоки этих ИДИ-транзисторов подключены к одной из шин питания, а стоки соот- ветственно - к входам первого и второго инверторов, один из выводов питания первого и второго инверторов подключен к соответствующему установочному входу.

На фиг, 1-3 представлены электрические схемы вариантов выполнения предлагаемого RS-триггера.

В электрических схемах RS-триггера (фиг. 1-3) первый I и второй 2 инверторы с перекрестными связями образуют бистабильную триггерную ячейку, К входу каждого из этих инверторов подключен сток соответственно первого За второго 4 МДП-тран зисторов. На фиг. 1 и 3 первый 3 и второй 4 МДП-транзисторы - п-Типа проводимости, на фиг. 2 -,р-типа проводимости. Истоки этих МДП-транзисторов подключены к общей щине 5 фиг. 1 и 3). либо к шине 6 питания (фиг. 2). Затвор каждого из ЩЩ-транзисторов 3 и 4 подключен соответственно к первому 7 и второму 8 установочным выходам.

На фиг. 1 и 3 первый вывод питания каждого из инверторов 1 и 2 подключен к шине питания, а второй вывод Питания - соответственно к первому установочному входу 7 и второму установочному входу 8, На фиг. 2 первый вывод питания каждого из инверторов 1 и 2 подключен соответственно к первому установочному входу 7 и второму установочному входу 8. Вторые выводы питания инверторов

1и 2 подключены к общей шине 5.

Устройство (фиг. 1) работает следующим образом.

При поступлении на первый 7 и второй 8 установочные входы комбинации 00 первый и второй МДП-транзисторы 3 и 4 закрыты по затворам и бистабильная ячейка, состоящая из первого и второго инверторов 1 и

2с перекрестными связями, сохраняет предыдущее состояние. При поступении на первый и второй установочные входы 7 и 8 комбинации 10 и при условии, что на выходе первого инвертора 1 - логический О, происходит установка бистабильной ячейки в противоположное состояние. При этом первый МДП-транзистор 3 открывается и потенциал общей шины 5 начинает поступать на вход первого инвертора 1. В начальньй момент переключения уровень напряжения логической 1 с второго вывода питания инвертора 1 через еще открытый переключащий МДП-транзистор инвертора I форирует на выходе первого инвертора

1 потенциал 4U, который определяется з соотношения

.. ЦлргЧ -Up

(1)

1+ ч

где - уровень напряжения логической 1 на первом установочном входе 7; Ug - пороговое напряжение переключающего МДП-транзистора инвертора 1; . 1| - коэффициент влияния под.ложки.

После установки на входе первого инвертора 1 через открытый первый

RS-ТРИГГЕР, на ВДП-траизисторах,содержащий первый и второй инверторы с перекрестными связями и первый и второй ЬЩП-транзисторы одного типа проводимости, затворы которых подключены соответственно к первому и второму установочным входам, истоки.этих МДП-транзисторов подключены к одной из шин питания, а стоки соответственно - к входам первого и второго инверторов, отличающийся тем, что, с целью повышения быстродействия, один из выводов питания первого и второго инверторов подключен к соответствующему установочному входу. (Л с 00 00 го е0 .f