Автоматический режекторный фильтр Советский патент 1985 года по МПК G01S7/36 

1 Изобретение относится к радиотехнике и может быть использовано в системах навигации, например в аппаратуре импульсно-фазовой радионавигационной системы типа Лоран-С. Известен автоматический режекторный фильтр, используемый для подавления узкополосных помех в радионавигационных системах, в состав которого входит генератор копии помехи 1J . Однако известное устройство является весьма сложным. Наиболее близким техническим решением к Изббретению является автоматический режекторный фильтр, содержащий перестраиваемый фильтр, первый усилитель-органичитель, последователь но соединенные сумматор и второй усилитель-ограничитель и последовательно соединенные фазовый дискриминатор и интегратор, причем первьй вход сумматора и вход перестраиваемого фршьтра объединены и являются первым входом автоматического режекторного фильтра, первый выход перестраиваемо го фильтра является выходом автомати ческого режекторного фильтра, второй выход перестраиваемого фильтра подключен к входу первого усилителя-ограничителя, выход интегратора соединен с управляющим входом перестраива мого фильтра, а последующие N входов сумматора являются соответствующими входами автоматического режекторного ф 1пьтра 2 . Однако при возникновении фазовых искажений в первом и втором усилителях-ограничителях нарушается баланс фазового детектора, смещается частот настройки перестраиваемого фильтра и уменьшается эффективность подавле ния помехи. Цель изобретения - повышение эф фективности подавления помехи. Для достижения цели в автоматичес кий режекторный фильтр, содержащий п рестраиваемый фильтр, первый усилитель-ограничитель , последовательно соединенные сумматор и второй усилитель- ограничитель и последовательно соединенные фазовый дискриминатор и интегратор, причем первый вход сумматора и вход перестраиваемого фильт ра объединены и являются первым входом автоматического режекторного фильтра, первый выход перестраиваемо 55 го фильтра является выходом автоматического режекторного фильтра, второй выход перестраиваемого фильтра под05ключен к входу первого усилителя-ог-. раничителя, выход интегратора соединен с управляющим входом перестраиваемого фильтра, а последующие N входов сумматора являются соответствующими входами автоматического режекторного фильтра, введены блок коммутации фазы, первый инвертор и второй инвертор, причем выход первого инвертора соединен с первым входом блока коммутации фазы, выход первого усилителя-ограничителя подключен к второму входу блока коммутации фазы и входу первого инвертора, выход второго инвертора соединен/с третьим входом блока коммутации фазы, выход второго усилителя-ограни-, чителя подключен к входу второго инвертора и четвертому входу блока коммутации фазы, а первый и второй выходы блока коммутации фазы подключены к первому и второму входам фазового дискриминатора. Блок коммутации фазы содержит первый, второй, третий и четвертый D-триггеры, первый и второй элементы ИЛИ, причем D и R -входы первого D-триггера и С-вход третьего D-триггера объединены и являются первым входом блока коммутации фазы,D и R-входы второго D-триггера и С-вход четвертогоD-триггера объединены и являются вторым входом блока коммутации фазы, С-вход второго D-триггера и Б и R -входы четвертого D-триггера объединены и являются третьим входом блока коммутации.фазы, С -вход первого 33-триггера и D и R -входы третьего О-триггера объединены и являются четвертым входом блока ком-, мутации фазы, выходы первого и втЪрого D-триггеров подключены к входам первого элемента ИЛИ, выходы третьего и четвертогоD-триггеров подключены к входам второго элемента ИЛИ, а выходы первого и второго элементов ИЛИ являются первыми вторым выходами блока коммутации фазы соответственно. На фиг. 1 представлена структурная электрическая схема автоматического режекторного фильтра; на фиг. 2 - пример выполнения блока коммутации фазы; на фиг. 3 - то же, перестраиваемого фильтраi на фиг. 4 эпюры, поясняюшие работу блока ком(мутации фазы. Автоматический режекторный филь (фиг. 1) содержит перестраиваемый фильтр 1,. сумматор 2, интегратор 3, первый усилитель-ограничитель 4, вто рой усилитель-ограничитель 5, фазовый дискриминатор 6, блок 7 коммутации фазы, первый инвертор 8, второй инвертор 9, блок 7 коммутации фазы (фиг. 2) содержит первыйD-триггер 1 второйИ-триггер 11, третий 3D-триггер 12, четвертыйТЗ-триггер 13, первый элемент ИЛИ 14, второй элемент ИЛИ 15, Перестраиваемый фильтр (фиг. 3) содержит полосовой Фильтр 16, уси литель 17 и вычитатель 18. Автоматический режекторный фильтр работает следукнцим образом. Пусть на первом входе автоматического режекторного фильтра присутствует узкопоЛЬсная помеха, которая поступает на перестраиваемый фильтр 1 и на сумматор 2. На остальные входы сумматора 2 могут поступать сигналы с выходов других автома тических режекторных фильтров, если по условиям работы необходимо осуществлять подавление нескольких разнесенных по частоте помех, что реализу ется последовательным включением нескольких автоматических режекторных фильтров. С выхода сумматора 2 помеха через второй усилитель-ограничитель 5 пост пает на блок 7 коммутации фазы, на который, кроме того, поступает сигнал с второго выхода перестраиваемог фильтра 1. Таким образом, сигналы с входа перестраиваемого фильтра 1 и с его второго выхода после первого и второго усилителей-ограничителей 4, 5 и блока 7 коммутации фазы поступают на вход фазового дискриминатора 6. При этом начинает уменьшаться раг ность фаз помехи на входе и втором выходе перестраиваемого фильтра 1, а следовательноJ будет уменьшаться и сигнал управления на выходе фазового дискриминатора 6, который после усреднения в интеграторе 3 поступает на управляющий вход перестраиваемого фильтра 1. В момент настройки перестраиваемо го фильтра 1 на помеху сигнал управления на,выходе фазового дискриминатора 6 исчезает, н процесс перестрой ки заканчивается. Благодаря наличию блока 7 коммутации фазы паразитный сигнал управ- ления, возникающий за счет несимметрии уровня-ограничения первого и вто рого усилителей-ограничителей 4, 5, 05 периодически меняет знак и в сред- . нем равен нулю, что позволяет значительно уменьшить ошибки в настрой-1 ке перестраиваемого фильтра 1, вызванные данной несимметрией, и тем амым повысить эффективность подавп. ления помехи. Блок 7 коммутации фазы работает следующим образом. D-триггер срабатывает по счетному входу по положительному фронту, а устанавливается в О по нулю входного сигнала. При этом на С -вход первого и второго D-триггеров 10 и 11 поступает сигнал с выхода первого усилителя-ограничителя 4, а на D и R -входы - с выхода.второго усилителя-ограничителя 5. На С-вход третьего и четвертого D-триггеров 12 и 13 поступает сигнал с выхода второго усилителя-ограничителя 5, а на D и R -входы - с выхода первого усилителя-ограничителя 4. По фронту одного из сигналов В - триггер устанавливается в положение, соответствующее потенциалу другого сигнала, в этот момент присутствующего на D -входе и затем устанавливается в нулевое состояние, когда наR-входе появляется нулевой потенциал. На фиг. 4 (а-0) представлены эпюры сигналов в характерных точках блока 7 коммутации фазы (при несимметричном ограничении сигнала в первом или втором усилителях-ограничителях 4, 5). Из этих эпюр следует, что при наличии искажений входного сигнала на выходе блока 7 коммутации при настройке автоматического режекторного фильтра на частоту помехи появляется два импульса различной полярности, причем среднее значение выходного сигнала равно нулю. Перестраиваемый фильтр 1 (фиг.З) работает следующим образом. Помеха поступает на полосовой фильтр 16, частота настройки которого может изменяться. Полосовой фильтр 1б,вьщеляет помеху, которая поступает на второй выход перестраиваемого фильтра 1 и на усилитель 17, а далее на вычитатель 18. Параметры схемы выбираются таким образом, чтобы на выходе вычитателя 18 помехи компен- . .сировались, т.е. при настройке перестраиваемого фильтра 1 на частоту по; мехи последняя подавляется на первом выходе перестраиваемого фильтра 1 и вьвделяется на его втором выходе.

511428056

Сравнительньй анализ показал, что поскольку на характеристики уствведение инверторов и блока коммута- ройства не сказываются искажецйи фаз,ы позволяет повысить эф- ния сигналов в усилителях - ографективность подавления помехи, ничителях.

1. АВТОМАТИЧЕСКИЙ РЕЖЕКТОРНЫЙ ФИЛЬТР, содержащий перестраиваеваемый фильтр, первый усилитель-ограничитель, последовательно соединенные сумматор и второй усилитель-органичитель и последовательно соединенные фазовый дискриминатор и интегратор, причем первый вход сумматора и вход перестраиваемого фильтра объединены и являются первым входом автоматического режекторного фильтра, первый выход перестраиваемого фильтра является выходом автоматического режекторного фильтра, второй выход перестраиваемого фильтра подключен к входу первого усилителя-органичителя, выход интегратора соединен с управляющим входом перестраиваемого фильтра, а последующие Ц входов сумматора являются соответствующими входами двтоматического режекторного фильтра, отличающийся тем, что, с целью повьшения эффективности подавления помехи, введены блок коммутации фазы, первый инвертор и второй инвертор, причем выход первого инвертора соединен с первым входом блока коммутации фазы, выход первого усилителя-органичителя подключен к второму входу блока коммутации фазы и входу первого инвертора, выход второго инвертора соединен с третьим входом блока коммутации фазы, выход второго усилителя-ограничителя подключен к входу второго инвертора и четвертому входу блока коммутации фазы, а первьш и второй выходы блока коммутации фазы подключены к первому и второму входам фазового дискриминатора. 2. Фильтр по п. 1, о т j и чающийся тем, что блок коммутации фазы содержит первьм, второй, третий и четвертый В-триггеры, первьм и BTopofi элементы ИЛИ, причем D и R входы первого D-триггера и С-вход третьего D -триггера объединены и являются первым входом блоka коммутации фазы,) и R -входы вто; рого D триггера и С-вход четвертого-D-триггера объединены и являются вто- рым входом блока коммутации фазы,С вход второго D -триггера и D и R .входы четвертогоD-триггера объедине. 00 вы и являются третьим входом блока коммутации фазы, С -вход первого Г-триггера и D и R -входы третьегб D-триггера объединены и являются четвертым входом блока коммутации фазы, выходы первого и второго)-триггеров подключены к входам первого элемента :ИЛИ, выходы третьего и четвертого Г-триггеров подключены к входам вто- рого элемента ШШ, а выходы первого и второго элементов ИЛИ являются первым и вторым выходами блока коммутации фазы соответственно.

Фи1.1

Фиг.2

Фиг.Ъ