Устройство для обнаружения и исправления ошибок Советский патент 1985 года по МПК G06F11/08 

нулевого, второго, третьего, пятого, седьмого, одиннадцатого, двенадцатого и тринадцатого разрядов информационного регистра и выходом четвертого разряда контрольного регистра, входы шестого узла свертки по модулю два формирователя синдрома соединены с выходами первого, второго, четвертого, пятого, шестого, седьмого, четырнадцатого и пятнадцатого разрядов информационного регистра и выходом пятого разряда контрольного регистра, входы сумматора по модулю два блока обнаружения четного числа ошибок соединены с прямыми выходами всех узлов свертки по модулю два формирователя синдрома, входы элемента И-НЕ блока обнаружения четного числа ошибок соединены с инверсными выходами всех узлов свертки по модулю два формирова.теля синдрома, входы первого элемента И-НЕ блока обнаружения ложной коррекции соединены соответственно с прямыми выходами первого, второго и третьего узлов свертки по модулю два формирователя синдрома, входы вто163 рого элемента И-НЕ блока обнаружения ложной коррекции соединены соответственно с прямыми выходами третьего, четвертого и пятого узлов свертки по модулю два формирователя синдрома, входы третьего элемента И-НЕ блока обнаружения ложной коррекции соединены соответственно с прямыми выходами четвертого, пятого и шестого узлов свертки по модулю два, входы четвертого элемента И-НЕ блока обнаружения ложной коррекции соединены соответственно с прямыми выходами первого, второго и шестого узлов свертки по модулю два формирователя синдрома, выходы элемента И и пятого элемента И-НЕ блока обнаружения ложной коррекции соединены с соответствующими входами элемента ИЛИ, выход которого является выходом неисправное-; и устройства и соединен с управляюц м входом дешифратора, информационные входы которого соединены с прямыми выходами всех узлов свертки по модулю два формирователя синдрома.

УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ И ИСПРАВЛЕНИЯ ОШИБОК, содержащее информационный и контрольный регистры, дешифратор и блок коррекции информации, причем информационные входы информационного и контрольного регистров являются соответственно информационными входами и входами контрольных разрядов устройства, выходы информационного регистра соединены с группой информационных входов блока коррекции информации, группа корректирующих входов которого соединена с выходами дешифратора, выход блока коррекции информации является информационным выходом устроГнства, отличающееся тем, что, с целью уменьшения оборудования, оно содержит формирователь синдрома, содержащий шесть узлов свертки по модулю два, блок обнаружения четного числа ошибок, содержащий сумматор по модулю два, элемент И-НЕ; и элемент И, причем входы элемента И соединены соответственно с инверсным выходом сумматора по модулю два и выходом элемента И-НЕ, блок обнаружения ложной коррекции, содержацщй пять элементов И-НЕ, причем выходы первого, второго, третьего и четвертого элементов И-НЕ соединены с соответствующими входами пятого элемента И-НЕ, и элемент ИЛИ, причем входы первого узла свертки по модулю два формирователя синдрома соединены соответственно с выходами нулевого, первого, второго, восьмого девятого,.одиннадцатого, двенадцатого и четьфнадцатого разрядов информационного регистра и выходом нулевого разряда контрольного регистра, входы второго узла свертки по модулю два фс(рмирователя синдрома соединены соответственно с выходами третьего, четвертого, пятого, восьмого, десятого, одиннадцатого, тринадцатого и пятнадцатого разрядов информационного регистра и выходом первого разряда контрольного регистра, входы третьего узла свертки по модулю два формироватепя синдрома соединены соответственно с выходами-шестого, седьмого, девятого, десятого,двенадцатого, тринадцатого, четырнадцатого и пятнадцатого разрядов информационного регистра и выходом второго разряда контрольного регистра, входы четвертого узла свертки по модулю два формирователя синдрома соединены соответственно с выходами нулевого, первого, третьего, четвертого, шестого, восьмого, девятого и десятого разрядов информационного регистра и выходом третьего разряда контрольного регистра, входы пятого узла свертки по модулю два формирователя синдрома соединены соответственно с выходами

Изобретение относится к вычислительной технике и может найти примен ние в -вычислительных системах, осуществляюпрх схемный контроль считан ных данных. Известно устройство для обнаруже ния и исправления ошибок, содержащее последовательно соединенные регистр приема информационных разрядов, блок свертки и блок сравнения, второй вход которого соединен с выходом регистра приема проверочных разрядов и с первым входом блока коррекции проверочных разрядов, второй вход которого соединен с выходом дешифратора кода номера корре тируемого разряда и первым входом блока коррекции информационных разрядов, второй вход которого соедине с входом блока свертки и с входом формирователя контрольного разряда байта, выход которого соединен с пе вым входом блока коррекции контроль ного разряда датчика l . Недостатками этого устройства являются низкая вероятность обнаружения ошибки, сложность устройства, большой объем оборудования. Наиболее близким по технической сущности к предлагаемому является устройство для обнаружения .и исправления ошибок, содержащее регистр приема информационных разрядов, блок свертки, блок сравнения, регистр приема проверочных разрядов, блок коррекции проверочных разрядов, дешифратор кода номера корректируемого разряда, блок коррекции информационных разрядов, формирователь контрольного разряда байта, блок коррекции контрольного разряда байта, дешифратор кода номера байта, дешифратор кода номера разряда в байте, причем выход регистра приема ииформационных разрядов соединен с входом блока свертки, первым входом блока коррекции информационных разрядов и через формирователь контрольного разряда байта с nepBbiM входом блока коррекции контрольного разряда байта, выход которого является выходом контрольного ра ряда байта устройства, выход блока свертки соединен с первым входом блока сравнения, выход которого соединен с входами депшфратора кода номера байта и дешифратора кода номера разряда в -байте, выходы которых соединены с соответствукмцими входами дешифратора кода номера корректируемого разряда, выход которого соединен с пе вым входом блока коррекции проверочных разрядов и вторым входом блока коррекции информационных разрядов, выход которого является информационньЕм выходом устройства, выход регистра приема проверочных разрядов соединен с вторьм входом блока сравнения и вторым входом блока коррекции про- 20

верочных разрядов, выход которого является выходом проверочных разрядов устройства, выход дешифратора . кода номера разрядов в байте соединен с вторым входом блока коррекции конт- 25 рольного разряда байта 2j.

Недостатками известного устройства являются сложность устройства и большой объем оборудования. Цель изобретения - уменьшение обо-30

рудования.

Поставленная цель достигается тем, что устройство для обнаружения и исправления ошибокj содержащее информационный иконтрольньп регистры, дешифратор и блок коррекции информации, причем информационные входы информационного и контрольного регистров являются соответственно информационными входами и входами контрольных разрядов устройства, выходы информационного регистра соединены с группой информационных входов блока коррекции информации, группа корректирующих входов которого соединена с выходами дешифратора, выход блока кор-рекции информации является информацирнньм выходом устройства, содержит формирователь синдрома, содержащий шесть узлов свертки по модулю два, блок обнаружения четного числа ошибок, содержащий сумматор по модулю два, элемент И-НЕ и элемент И, причем входы элемента И соединены соответственно с инверсньм выходом сумматора по модулю два и выходом элемента И-НЕ, блок обнаружения ложной коррекции, содержащий пять 9леменрегистра, входы третьего узла.свертки по модулю два формирователя синдрома соединены соответственно с выходами шестого, седьмого, девятого, десятого, двенадцатог о, тринадцатого, четырнадцатого и пятнадцатого разрядов информационного регистра и выходом второго разряда контрольного регистра, входы четвертого узла

синдрома соединены соответственно с выходами нулевого, первого, третьего, четвертого, шестого восьмого, девятого-и десятого разрядов информационного регистра и выходом третьего разряда контрольного регистра, входы пятого узла свертки по модулю два формирователя синдрома соединены соответственно с выходами нулевого, второго, третьего, пятого, седьмого, одиннадцатого, двенадцатого, и тринадцатого разрядов информационного регистра и выходом четвертого разряда контрольного регистра, входы шестого узла свертки по модулю два формирователя синдрома соединены соответственно с выходами первого, второго, четвертого, пятого, шестого, седьмого, четырнадцатого и пятнадцатого разрядов информационного регистра и выходом пятого разряда контрольйого регистра, входы сумматора по модулю два блока обнаружения четного числа ошибок соединены с прямыми выходами всех узлов свертки по модулю два формирователя синдрома, входы элемента И-НЕ блока обнаружения четного числа ошибок соединены с нитов И-НЕ, причем выходы первого, второго, третьего и четвертого элементов И-НЕ, соединены с соответствующими входами пятого элемента И-НЕ, и элемент ИЛИ, причем входы первого узла свертки по модулю два формирователя синдрома соединены соответственно с выходами нулевого, первого, второго, восьмого, девятого, одиннадцатого, двенадцатого и четырнадцатого разрядов информационного регистра и выходом нулевого разряда контрольного регистра, входы второго узла свертки по модулю два формирователя синдрома соединены соответственно с выходами третьего, четвертого, пятого, восьмого, десятого, одиннадцатого, тринадцатого и пятнадцатого разрядов информационного регистра и выходом первого разряда контрольного свертки по модулю два формирователя версными выходами всех узлов свертки по модулю два формирователя синдрома, входы первого элемента И-НЕ блока обнаружения ложной коррекции соединены соответственно с прямыми выходами первого, второго и третьего узлов свертки по модулю два формирователя синдрома, входы второго элемента И-НЕ блока обнаружения ложной коррекции соединены соответственно с прямыми выходами третьего, четвертого и пятого узлов свертки по модулю два формирователя синдрома, входы третьего элемента И-НЕ блока обнаружения ложной коррекции соединены соответственно с прямыми выходами четвертого,пятого и шестого узл.ов свертки по модулю два, входы четвертого элемента И-НЕ блока обнаружения ложной коррекции соединены соответствен но с прямыми выходами первого, второго и шестого узлов свертки по модулю два фop рователя синдрома, выходы элемента И и пятого элемента И-НЕ бло ка обнаружения ложной коррекции соединены с соответствукицими входами эле мента ИЛИ, выход которого является вы ходом неисправности устройства и соединен с управляющим входом дешифратора, информационные входы которого соединены с прямьми вькодами всех узлов свертки по модулю два формирователя синдрома. На фиг, 1 приведена структурная схема устройства для обнаружения и исправления ошибок; на фиг. 2 - функциональная схема формирователя синдро ма; на фиг. 3 - функционсшьные схемы блока обнаружения четного числа ошибок и блока обнаружения ложной коррекции на фиг. 4 - таблица формирования разрядов контрольных сумм (СО-С5) и разрядов синдрома (SO-S5) для случаев коррекции в информационном или контрольном разряде, а также при обнаружении ложных коррекций. Устройство для обнаружения и ис-. правления ошибок (фиг. 1) содержит ин формационный и контрольный регистры 1 и 2, формирователь 3 синдрома, блок 4 обнаружения четного числа ошибок, блок 5 обнаружения ложной коррекции, элемент ШШ 6, дешифратор 7, блок 8 коррекции информации. Формирователь 3 синдрома (фиг. 2) содержит узлы 9-14 свертки по модулю два. Блок 4 обнаружения четного числа ошибок (фиг. 3) содержит сумматор 15 по 11 36 модулю два, элемент И-НЕ 16 и элемент И 17. Блок 5 обнаружения ложной коррекции (фиг. 3) содержит элементы И-НЕ 18-22. Устройство для обнаружения и исправления ошибок работает следующим образом. При опера1р1ях чтения информация (например, из памяти) заносится в регистр 1 в виде информационных и контрольных разрядов в регистр 2. Формирователь 3 синдрома по значениям информационных и контрольных разрядов, поступивших с регистров 1 и 2, проводит формирование контрольных разрядов путем свертки информации, поступающей с регистра 1 (например, по коду Хэмминга, и сравнение результата с контрольными разрядами регистра 2. Формирователь 3 синдрома позволяет в одной сту11ени организовать свертку и сравнение. Можно рассмотреть (фиг. 4), как происходит формирование контрольных разрядов кода Хэмминга (СО...С5), исходя из конкретного случая 16-ти разрядов данных информационного слова. Так, нулевой разряд данных информационного слова входит в нулевую, третью и четвертую контрольные суммы . Каждый разряд данных информационного слова входит в три контрольные суммь;, каждая контрольная сумма состоит из восьми разрядов данных информационного слова. Аналогично происходит формирование каждого разряда синдрома (SO...S5), но в отличие от формирования контрольной суммы в формирование разряда синдрома входит парафазный код соответствующего контрольного разряда. Дешифратор 7 по значению синдрома поступившего с формирователя 3 син-г дрома, определяет в случае одиночной ошибки, номер разряда данных в информационном слове, который подлежит коррекции. Элемент И-НЕ 16 блока 4 обнаружения четного числа ошибок (фиг. 3) по значению синдрома определяет наличие ошибки в считанных данных, а сумматор 15 по модулю два определяет наличие в считанных данных четной (например, двойной) ошибки, Единичньй сигнал на выходе блока 4 информирует о наличии четной (например, двойной) ошибки в считанных

данных. В противном случае на выходе блока 4- нулевой уровень.

Блок 5 обнаружения лож1;ой коррекции по значению синдрома определяет напичие в считанных некоторых данных нечетных оиибок кратностью больше, чем единица (например, некоторых тройных ошибок).

На фиг. 4 показаны не нес,уществуюЩие коды синдрома, которые могут представлять нечетные, с кратностью три и выше ошибки. Ошибки с такими кодами синдрома зафиксированы блоком 5 обнаружения ложной коррекции.

В случае тройных и выше кратностей нечетных ошибок блок 5 обнаружения ложной коррекции вырабатывает на выходе единичный сигнал.

В случае четной ошибки или ложных коррекций элемент ИЛИ 6 вырабатывает сигнал наличия некорректируемой ошибки и информирует процессор о наличии ошибки, а также блокирует работу дешифратора 7, нескорректированные данные с регистра 1 через блок 8 коррекции информации поступают в процессор.

В случае отсутствия 01иибки в считанных данных данные с регистра 1 через блок 8 коррекции информации поступают на выход в процессор.

В случае корректируемой ошибки в считанных данных разрешена работа дешифратора 7, который по значению синдрома определяет номер корректируемого разряда, и блок 8 коррекции

информации по сигналам с выхода дешифратора 7 производит коррекцию разряда данных.

Таким образом, устройство для обнаружения и исправления ошибок позволяет с меньшими затратами оборудования осуществлять обнаружение и исправление ошибок.

ФЦ9.2

Фиг.З