Устройство для управления переключением скользящего резерва Советский патент 1985 года по МПК G06F11/20 H05K10/00 

Изобретение относится к автомати ке и может Сыть использовано при по строении систем с автоматически:; скользящим резервированием отдельны узлов. Цель изобретения повышение на дежности устройства в работе путем непрерывного замещения отказавших резервных блоков другими исправными резервными блоками из группы резерв ных блсжов в процессе резервировани основных блоков. На фиг, представлена блок- скем предлагаемого устройства; на фиг. 2 схема блоков приоритета; на фиг. 3 схема шифратора; на фиг. 4 схема коммутаторов. Устройство содержит элементы 1 контроля основных блоков, сумматор дешифратор 3, шифратор 4, элементы 5j, контроля резервных блоков, блоки 6 - 6j приоритета, группы элементов НЕ 7 7.- , двухвходовые элементы И В 8;, трехвходовой элемент И 9, коммутаторы 10 lOj, элементы ИЛИ 11 11. Каждый блок приоритета состоит (фиг. I) из элементов И 12, ИЛИ 13 и НЕ 14. Шифратор выполнен (фиг. 3) на элементах ИЛИ 15, а каждый коммута тор (фиг. 4) - на элементах И 16 по числу входных цепей. На фиг. НЗ также обозначены входы 17- 17ч и выходы 18 блоков приоритета, входы 19 - 19 и выходы 20 2Q. коммутаторов, выходы 2Ц 21 устройства и входы 22 - 22 и выходы 23 - 23 шифратора. Кроме того, в устройстве (фиг. 1 элементы И 8 входят в состав блока 24 двухвходовых элементов И, а Bj - блока 24- двухвходо элементы И вых элементов И. Устройство работает следующим об разом. Элементы 1 формируют единичные сигналы в случае, если соответствую щие основные блоки неисправны, -и нулевые сигналы в случае, если осно ные блоки исправны. При исправности всех основных блоков нулевые сигналы с элементов 1 не возбуждают вход сумматора 2, при этом отсутствуют сигналы на выходах дешифратора 3, шифратора 4 и управляющих входах ком мутаторов 10, элемента И 9, В этом состоянии коммутаторы 10 и элемент И 9 закрыты, сигналы наих;выходах и выходах элементов ШШ 11 отсутствуют, резервные блоки не включаются. , ЭлементьГ 5 - 5 формируют единичные сигналы для срответствующих исправных резервных блоков и нулевые сигналы для неисправных резервных блоков. Единичные сигналы от всех элементов 5, соответствующих исправным резервным блокам, например от элементов 5 , 5д.и 5,, подаются на соответствуюгдие входы блока 6 и на первые входы соответствующих элементов И 8. I Для рассматриваемого примера в блоке 6 приоритет на выход 18 получает сигнал с выхода элемента 5 , имеющего более высокий приоритет, чем сигналы со всех последующих элементов 5д и 5|j. Этот сигнал подается с выхода 18 блока 6 на соответствующий вход коммутатора 10. При этом на остальных выходах 18, 18 и 18 блока 6 сиг.налы отсутствуют, а инверсные им сигналы на выходах элементов НЕ 7, открьшают те элементы И 9 на которые поступают сигналы с элементов 5,, и 5 . Сигналы с выходов э к сработанных элементов И 82 поступают на соответствующие входы 17j и 17,. блока 6. и первые входы элементов И 8. В блоке 62 приоритет на выход 18з получает сигнал на его входе 17j. имеющем более высокий приоритет, чем все последующие входы. При этом в блоке 6, формируется сигнал только на выходе 18 а на остальных его выхода сигналы отсутствуют. Сигнал с выхода 18, блока 6 поступает на коммутатор lOj и через соответствующий элемент НЕ 1 закрывает элемент И 8j„ на первьй вход которого подан сигнал с входа 17j блока 6,, При этом из элементов И 8j, открьюается тот, первый вход которого соединен с входом 11 блока 6. Сигнал с этого элемента И 8 поступает на вход 17;| последующего блока 6-, а, так как этот сигнал единственный на входах этого блока, он проходит на его выход 18., далее подается на вход коммутатора 10- и через элемент НЕ 7; закрьшает элемент И 9. Таким образом, после .окончания переходных процессов на входы коммутаторов 10,-, lOj, 10 поступают-сигналы, соответствующие только исправ -: ным резервным блокам, причем на каж дый из коммутаторов - только один входной сигнал. Аналогично обеспечивается распре деление сигналов, соответствующих исправным резервным блокам при лю бых других комбинациях состояний эл ментов 5. Например, при исправности всех резервных блоков все элементы 5 формируют единичные сигналы, при это в блоке 6 выходной сигнал формируе на выходе 18 , в блоке бг. - на выход 18,, в блоке 6 на выходе 18 входы элемента И на первый и вт подаются разрешающие сигналы. При отказе одного или нескольких основных блоков соответствующие,элв менты 1 вьщают единичные сигналы на входы Сумматора 2, на выходах кото рого формируется двоичный код суммы числа отказавших основных блоков. Этот код декодируется дешифратором 3 сигнал с соответствующего выхода которого возбуждает определенный вход шифратора 4. При этом у шифратора 4 формируются сигналы на соответствую ющих выходах, каждый из которых управляет соответствующим коммутатором 10 и элементом И 9. Число выходных . сигналов шифратора 4 соответствует данному .числу отказавших основных блоков, эти сигналы открывают соотве ствующее число коммутаторов 10 или элемент И 9, сигналы с выходов которых через элементы ИЛИ 11 включают соответствующее число исправных ре- зервных блоков. При последующем отказе основных блоков или их восстановлении кзменяется двоичный код суммы на выходах . cy мaтopa 2, с помощью дешифратора 3 и шифратора 4 открывается или закрывается дополнительное число коммутаторов 10 или элемент И 9, обеспечивающих дополнительное включение или отключение резервных блоков. При отказе резервных блоков, замещаклдих данное число отказавших основных блоков, возникает новая комбинация из исправных резерЕ ных блоков и снимаются единичные сигналы с выходов соответствующих ;тов 5. При этом с помощью блоков б - 6,, элементов И 8, 8 и НЕ 7 происходит перераспределение соответствующих сигналов на входах коммутаторов 10 и элемента И 9. Так как для данного числа отказавших основных блоков всегда открыто соответствукяцее число коммутаторов 10 (в том числе элемент И 9 , после перераспределения сигналов на их входах, что соответствует новой комбинации из неправ ных резервных блоков, автоматически обеспечивается включение заданного числа резервных блоков из этой новой их комбинации. Например, при исправности всех резервных блоков и отказе двух любых основных блоков сигналами с двух выходов шифратора 4 всегда открыты коммутаторы 10., и 10 . При этом на коммутатор 10 поступает си1 нал только с элемента 5 через блок 6 , а на коммутатор 10 - сигнал только с элемента 5„ через соответсп вующий элемент И 8 и блок 62. Сигнал с выхода 20 коммутатора 10 включает первый резервный блок, сигнал с выхода 202 коммутатора 2 рез элемент ИЛИ 11 второй резервный блок. При отказе первого резервного блока на коммутатор 10 поступает сигнал только с элемента 5 через блок 6 приоритета, а на коммутатор 10 - сигнал только с элемента 5д через соответствующий элемент И 8 и блок 62. При этом сигнал с выхода 20 коммутатора 10 включает через элемент ИЛИ 11 .второй резервный блок, а сигнал с выхода 20, коммутатора 102 - через элемент ИЛИ 11. третий резервный-блок. Таким образом, устройство автоматически поддерживает постоянное число включенных резервных блоков из числа исправных резервных блоков, замещающих данное число отказавших основных блоков, обеспечивает дополнительное замещение отказавщих резервных блоков другими имеющимися в резерве исправными блоками, что повьш1ает надежность системы, содержащей основные и pe3epBn ie блоки. Блоки приоритета (фиг. 2) обеспечивают приоритетное распределение сигналов на своих .входах 17, 17, и 17 таким образом, что приоритет на выход всегда получает сигнал, действующий на предьщущем входе по отношению к сигналам на всех последующих входах. Например , сигнал на входе 17 поступает на соответствующий ему выход 18-, и одновременно через элементы НЦ 14 13 закрывает элементы И 12 на время своего действия, погэтоку сиг-

17,

налы на последующих входах 17, ,

и 17 не проходят на соответствующие им выходы блока до снятия сигнала на входе I7 , nocnj чего приоритет на выход получает сигнал на входе 17 и т.д. Таким образам, каждый предыду щий вход блока имеет приоритет по отношению ко всем последующим вхо дам. Блок приоритета независимо от числа входных сигналов формирует ходной сигнал только на одном из сво их выходов, соотвётствукнцем входу большего приоритета. Каждый из последующих блоков 6. 6- приоритета имеет на один вход и выход меньше, чем у предыдущего блока приоритета. Последний блок 6 приоритета имеет два входа и выхода.

Шифратор (фиг.. 3) обеспечивает при возбуждении одного из его входов воз буждение заданного числа соответст вукнцих выходов. Например, при возбуждении входа 22 врзбузкдается один выход 23, входа 222 выхода 23 и 232 входа 22з три выхода 23, 23 и 23. .

УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ПЕРЕКЛЮЧЕНИЕМ СКОЛЬЗЯЩЕГО РЕЗЕРВА, содержащее элементы контроля основ ных и резервных блоков, блоки приоритета, коммутаторы, элементы ИЛИ и НЕ, отличающееся тем, что, с целью повышения надежности устройства в работе, в него введены блоки двухвходовых элементов И, число которых убьшает на единицу в каждом последующем блоке, трехвходовой эле, мент И и последовательно включенные сумматор, дешифратор и шифратор, вы ход элемента контроля первого резерв ноге блока соединен с первым входом первого блока приоритета, выходыэлементов контроля остальных резервных блоков соединены с остальными входа ми первого блока приоритета и с пер выми входами первого блока двухвходовых элементов И, второй и последующие выходы первого блока приоритета сое-динены через элементы НЕ с вторьгми входами первого блока двухвходовых элементов И, второй и последующие выходы каждого предыдущего блока двухвходовых элементов И соединены с первыми входами соответствующих блоков двухвходовых элементов И, все выходы каждого предыдущего блока двухвходовых элементов И соединены с входами соответствующего блока приО ритета, второй и последующие выходы которого соединены через элементы НЕ с вторыми входами последующего блока двухвходовых элементов И, последний выход последнего блока двухвходовых элементов И непосредственно и послед НИИ выход по леднего блока приорите(Л та через элемент НЕ соединены ветственно с первым и вторым входами трехвходового элемента И, выходы блоков приоритета подключены к информационным входам соответствующих коммутаторов, управляющие входы ко торых и третий вход трехвходовох о элемента И подключены к соответствующим выходам шифратора, а одноименные выходыкоммутаторов и выход трехвходового элемента И соединены с вхо дами соответствующих элементов ИЛИ, выходы которых и первый выход коммутатора являются выходами устройства, а выходы элементов контроля основных блоков подключены к входам сумматора.

i

кKftH IMK

I th

/fe К-тш

укрвныв

вюн

/

М

18,

ГЕ

lUL

|J

lE

(|W

/3

f7.

f7.

Фгз, I

232

Инфоруюционнь/е входы

Управляющий влод

Фuг.t

Фиг.З