Генератор функций Советский патент 1985 года по МПК G06G7/26 

Изобретение относится к автоматике и вычислительной технике и может быть использовано, в частности, для воспроизведения продолжительных функций времени в моделирующих устройствах.

По основному авт. св. - 1057966 известен генератор функций, содержащий генератор импульсов и первый счетчик, соединенный выходом с входом первого запоминающего устройства, выходы которого подключены к входам установки начальных условий интеграторов первой группы, каждый i-ый (1 i п, где п - количество интеграторов в группе), из которых соединен сигнальным входом с выходом (i +1) го интегратора первой группы, второй счетчик, второе запоминающее устройство, вторую группу из п интеграторов, переключатель, делитель частоты, триггер, элемент задержки и элементы И, первый из которых подключен первым входом к шине запуска генератора функций, управляющему входу генератора импульсов и к первому входу второго элемента. И, вторым входом - к первому выходу триггера, управляющему входу переключателя и к первому входу третьего элемента И, а выходом - к входам управления режимом работы интеграторов первой группы, сигнальный вход п-го из которых соединен с соответствующим выходом первого запоминающего устройства, а выход первого интегратора первой группы подключен ,к первому сигнальному входу переключателя, соединенного выходом с выходной шиной генератора функций, причем выход генератора импульсов подключен через делитель частоты к входу элемента задержки и к счетному входу триггера, соединенного вторым выходом с вторым входом второго элемента И и с первым входом четвертого элемента И, подключенного выходом к счетному входу первого счетчика, а вторым входом - к выходу элемента задержки и к второму входу третьего элемента И, соединенного выходом со счетным входом второго счетчика, подключенного выходом к входу второго запоминающего устройства, выходы которого соединены соответственно с входами установки начальных условий интеграторов второй группы и с сигнальным входом п-го интегратора второй группы, причем каждый i-й (1 ) интегратор второй группы подключен сигнальным входом к выходу (i+ 1)-го интегратора второй группы, выход первого интегратора второй группы соединен с вторым сигнальным входом переключателя, а выходы управления режимом рпботы интеграторов второй группы подключены к выходу второго элемента И.

В предлагаемом генераторе функций реализуется сплайн п-ой степени для случая, когда область определения функции разбита на отрезки аппроксимации равной длины. Это обстоятельство ухудщает точность воспроизведения функций, так как не учитывает локальное поведение функции в области ее определения, когда для сохранения заданной точности в одних случаях следует уменьщить, а в других случаях увеличить длины интервалов аппроксимации.

Цель изобретения заключается в повыщении точности воспроизведения функций.

Поставленная цель достигается тем, что

в генератор функций дополнительно введен

коммутатор, подключенный первой и второй группами информационных входов к выходам дополнительных разрядов первого и второго запоминающих устройств соответственно, управляющим входом - к второму выходу триггера, а выходами - к входам управления коэффициентом деления делителя частоты.

На фиг. 1 показана блок-схема генератора функций (для случая п 3); на фиг. 2 0 возможный вариант выполнения запоминающих устройств.

Генератор функций (фиг. 1) содержит генератор 1 импульсов, щину 2 запуска, делитель 3 частоты, триггер 4, элемент 5 за держки, первый и второй счетчики 6 и 7, первое и второе запоминающие устройства 8 и 9, первую группу 10 интеграторов 11, вторую группу 12 интеграторов 13, переключатель 14, с первого по четвертый элеQ менты И 1.5-18, коммутатор 19 и шину 20 прерывания решения.

Каждое из запоминающих устройств 8 и 9 может содержать (фиг. 2) цифровой блок 21 памяти и цифроаналоговые преобразователи 22-25.

Функционирование коммутатора 19 происходит следующим образом. Когда триггер 4 находится в нулевом состоянии, с выходов коммутатора на входы делителя 3 частоты коммутируются сигналы с выходов дополнительных разрядов запоминающего устройства 8, если же триггер 4 находится в «1 то на входы делителя 3 поступают коды дополнительных разрядов запоминающего устройства 9. Делитель 3 представляет собой обычный делитель частоты с кодоуправляемым коэффициентом деления на счетном входе которого включен элемент запрета (не показан). Один вход элемента запрета соединен с выходом генератора 1, другой вход подключен к щине 20 прерывания. Если сигнал на этой щине равен «О импульсы, с выхода генератора 1 беспрепятственно поступают в делитель 3. Если же сигнал прерывания равен «1, элемент запрета закрывается и препятствует поступлению импульсов.

5 В основу работы генератора функций положена аппроксимация воспроизводимой функции полиномиальным сплайном степени п, который на произвольном j-ом интервале аппроксимации длины Atj tj.-tj имеет вид

-.(t) iaf (i-il

гдеа5,(;1,11)коэффициенты сплайна;

-fcj - значение левой границы интервала аппроксимации.

Степень сплайна определяется числом последовательно соединенных интеграторов в группах 10 и 12. На фиг. 1 изображена схема генератора функций для случая воспроизведения кубических сплайнов. Длина л tj каждого интервала аппроксимации регулируется путем изменения коэффициента деления делителя 3. При заданных значениях коэффициентов aj функции (1) и единичных коэффициентах передачи интеграторов 11 и 13 на сигнальные входы первых интеграторов каждой группы должно подаваться напряжение, пропорциональное bj (-) п , а на входы установи начальных условий интеграторов напряжение, пропорциональное (-1 X i где i - текущий порядок производной на выходе интегратора относительной функции fj-(t).

Первая группа 10 интеграторов 11, запоминающее устройство 8 и счетчик 6 предназначены для воспроизведения сплайна на всех нечетных интервалах аппроксимации, а блоки 7, 9 и 12 - на четных интервалах аппроксимации.

Каждый из интеграторов 11 и 13 имеет три режима функционирования: «Подготовка, «Работа и «Прерывание. Переход из одного режима в другой происходит при изменении двоичных переменных на управляющих входах интеграторов 11 и 13. Если на щине 20 и выходах элементах И 15 и 16 сформирован «Лог. О, то реализуется режим «Подготовка, при котором входные цепи интеграторов разрываются и осуществляется заряд интегрирующих емкостей до тех значений напряжений начальных условий, которые устанавливаются на выходах запоминающих устройств.

В режиме «Работе на выходе элемента И 15/ИЛИ 16 устанавливается «Лог. 1. При этом входные цепи интеграторов замыкаются, что фактически означает решение неоднородного дифференциального уравнения п-го порядка с заданными начальными условиями.

Переход из режима «Работа в режим «Прерывание происходит при поступлении «Лог. 1 по щине 20. В этом режиме интегрирующие емкости в цепях обратной связи интеграторов сохраняют те напряжения, которые сформировались на них к моменту подачи сигнала прерывания.

Выходная шина генератора функций связана с выходом переключателя 14. Логика работы переключателя такова: если двоичный сигнал на его управляющем входе равен «Ь, то на выход переключателя коммутируется напряжение с выхода группы 10 с интеграторов 11; в противном случае на выход переключателя коммутируется напряжение с выхода группы 12 интеграторов 13. Непосредственно перед началом формирования заданной функции времени на устройство подается сигнал «Начальная установка, который обнуляет делитель 3, триггер 4, счетчики 6 и 7, а также разрещает считывание информации из запоминающих устройств 8 и 9. Теперь в счетчиках 6 и 7 будет сформирован код адреса первой ячейки, который воздействует на адресные входы цифровых блоков памяти 21. В результате этого происходит считывание информации из первых ячеек блоков 21 цифровой памяти на цифровые входы преобразователей 22-25, а также на информацион ные входы коммутатора 19.

Каждый из преобразователей 22-25 преобразуеткодсоответствующего

коэффициента в пропорциональное ему

5 напряжение с требуемым знаком. Поскольку сигнал запуска по шине 2 отсутствует, то на выходах элементов И 15 и 16 формируются нулевые двоичные сигналы, которые переводят в режим «Подготовка все интеграторы, интегрирующие емкости которых (не показаны) заряжаются до напряжений начальных условий. При этом на выходной шине генератора функций появляется напряжение, пропорциональное fi(O), поскольку переключатель 14 коммутирует на выход напряжение с в 1хода первой группы

10 интеграторов 11.

В связи с тем, что на втором инверсном выходе три/тера 4 сформирован сигнал «Лог. 1, коммутатор 20 коммутирует на входы управления коэффициентом деления делителя 3 цифровой код с выхода запоминающего устройства 8. Тем самым задается л ti - длительность первого интервала аппроксимации.

С поступлением по шине 2 сигнала запуска включается генератор 1, выходные сиг5 налы которого воздействуют на делитель 3. Одновременно сигнал запуска формирует «1 на выходе элемента И 15, в результате чего первая группа 10 интеграторов 11 переводится в режим «Работа. При этом

0 входные цепи интеграторов замыкаются и образуется аналоговая вычислительная система для решения соответствующего дифференциального управления при заданных начальных условиях на первом интервале t е О, д tJ.

5 Спустя время д tj на выходе делителя 3 появляется импульс, который устанавливает в «1 триггер 4. Последнее обстоятельство влечет за собой следующие изменения в

схеме: коммутатор 19 переключается, задавая тем самым длительность интервала &ta; переключатель 14 коммутирует на выход генератора 12 функций выходной сигнал второй группы интеграторов 13, на выходе элемента И 16 формируется «Лог. 1, в результате чего интеграторы 13 второй группы переходят в режим «Работа для получения решения fj( ) €. ti, t + д tj соответствующего дифференциального управления, на выходе элемента И 15 формируется «Лог. О, в результате чего интеграторы 11 первой группы переходят в режим «Подготовка.

Спустя некоторую задержку, достаточную для окончания переходного процесса в триггере 4, на выходе элемента задержки формируется импульс, который совместно с единичным сигналом с прямого выхода триггера 4 дает «1 на выходе элемента И 18. Этот сигнал воздействует на суммирующий вход счетчика 6, увеличивая его состояние на единицу. Вследствие этого в счетчике 6 оказывается записанным код адреса второй ячейки запоминающего устройства 8. Считанная из этой ячейки информация используется в режиме «Подготовка интеграторов 11.

С приходом следующего импульса с выхода ДЧ 3 группа 10 интеграторов переключается в режим «Работа, а группа 12 интеграторов - в режим «Подготовка, и т. д.

Остановка процесса воспроизведения функции происходит в момент времени появления сигнала переноса с выхода последнего разряда счетчика 7. Если сигнал останова не выполняет функцию формирования, то устройство будет работать в режиме периодического воспроизведения функции. Для того, чтобы прервать процесс рещения и зафиксировать, т. е. измерить его значение, в необходимый момент времени по щине 20 подается положительный импульс прерывания, который переводит интегратоQ ры 11 и 13 в режим запоминания напряжений на их интегрирующих емкостях (при этом связи между интеграторами в группе разрываются). Одновременно сигнал прерывания запрещает поступление импульсов с выхода генератора 1на вход делителя 3,

5 внутреннее состояние которого тем самым запоминается. Если после фиксации рещения вернуть к нулевому значению сигнал по щине 20, процесс рещения продолжается с той точки, в которой он был прерван.

Предлагаемый генератор функций по сравнению с известным при фиксированном объёме памяти запоминающих устройств позволяет повысить точность воспроизведения произвольных функций за счет того, что на отрезках с больщими вариациями производных высоких порядков (где отклонение аппроксимирующего сплайна от исходной функции может быть наибольщим) длительность интервалов аппроксимации уменьшается до необходимых величин, т. е. реализуется оптимальное представление аппроксимирующего сплайна.

Указанное преимущество определяет технико-экономическую эффективность возможного применения генератора функций.

ГЕНЕРАТОР ФУНКЦИЙ по авт. св. № 1057966, отличающийся тем, что, с целью повышения точности воспроизведения функций, в него дополнительно введен коммутатор, подключенный первой и второй группами информационных входов к выходам дополнительных разрядов первого и второго запоминающих устройств соответственно, управляющим входом - к второму выходу триггера, а выходами - к входам управления коэффициентом деления делителя частоты. € (Л 05 05 4;: 00