Коммутатор Советский патент 1985 года по МПК H03K17/00 

о: vi

го Изобретение относится к электросвязи и может быть использовано в электронных устройствах установления связи между источниками и приемником цифровой информации. Известен коммутатор, содержаш,ий канальные элементы И, распределитель, регистр сдвига, эл ементы И, ИЛИ 1. Известен также оммутатор, содержащий канальные элементы И,, первые входы которых являются соответствующими входны-10 ми щинами, а вторые входы соединены с соответствующими выходами распределителя импульсов, вход которого через первый элемент И подключен к первой шине тактирования, выходы капельных элементов И через первый элемент ИЛИ соединены15 с выходной шиной и первым входом регистра сдвига, второй вход которого подключен к второй шине тактирования, прямые и инверсные выходы двух последних разрядов регистра сдвига соответственно через второй и третий элементы И подключены к входам второго элемента ИЛИ, выход интегратора через первый инвертор соединен с вторым входом первого элёмента И, а выход второго элемента ИЛИ соединен также с входом интегра-25 тора 2. Недостаток известных коммутаторов - невысокая достоверность функционирования в связи с возможностью постепенного накопителя интегратором помехи. Цель изобретения - повышение досто-30 верности функционирования. Поставленная цель достигается тем, что в коммутатор, содержащий канальные элементы И, первые входы которых являются соответствующими входными шинами, а вто-35 рые входы соединены с соответствующими выходами распределителя импульсов, вход ко торого через первый элемент И подключен к первой шине тактирования, выходы канальных элементов 11 через первый элемент ИЛИ соединены с выходной шиной и первы.м входом регистра сдвига, второй вход которого подключен к второй шине тактирования, прямые и инверсные выходы двух последних разрядов регистра сдвига соответственно через второй и третий эле-45 менты И подключены к входам второго элемента ИЛИ, выход интегратора через первый инвертор соединен с вторым входом первого элемента И, введены четвертый, пятый и шестой элементы И, третий элемент ИЛИ и второй инвертор, выход которого50 соединен с первым входом шестого элемента И, а вход - с выходом третьего элемента ИЛИ, первый и второй входы которого соединены с выходами соответственно четвертого и пятого элементов И, входы которых соединены с соответствую-55 щими прямыми инверсными выходами регистра сдвига, выход второго элемента ИЛИ соединен с вторым входом шестого 11677 0 элемента И, выход которого соединен с входом интегратора. На фиг. 1 представлена функциональная схема коммутатора; на фиг. 2 - временные диаграммы его работы. Коммутатор содержит входные шины 1, которые подключены к первым входам соответствующих канальных элементов И 2 вторые входы которых соединены с соответствующими выходами распределителя 3 импульсов, первый элемент ИЛИ 4. входы которого соединены с выходами канальных элементов И 2, а выход соединен с первым входом регистра 5 сдвига, второй вход которого соединен с второй шиной б трактирования, а прямые и инверсные выходы двух последних разрядов соединены соответственно с входами второго 7 и третьего 8 элементов И, выходы которых соединены с входами второго элемента ИЛИ 9, четвертый 10 и пятый 11 элементы И, входы которых соединены с соответствующими прямыми и инверсными выходами регистра 5 сдвига, а выходы соединены с входами третьего элемента ИЛИ 12, выход которого через второй инвертор 13 подключен к входу шестого И 14, другой вход которого соединен с выходом второго элемента ИЛИ 9, а выход через последовательно соединенные интегратор 15 и первый инвертор 16 подключен к входу первого элемента И 17, другой вход которого является первой шиной 18 тактирования, а выход соединен с входом распределителя 3 импульсов. Коммутатор работает следующим образом. В зависимости от состояния распределителя 3 импульсов открывается один соответствующий канальный элемент И 2 и информация с соответствующей входной шины 1 поступает через первый элемент ИЛИ 4 на выходную шину19 и первый вход регистра 5 сдвига. Если данная входная шина 1 активна, то через нее поступают нулевые и единичные пачки импульсов с числом импульсов . В результате прохождения данного сигнала через регистр 5 сдвига выходе второго 7 и третьего 8 элементов И появляются только единичные пачки импульсов, укороченные по сравнению с входными на единицу, которые через второй элемент ИЛИ 9 поступают на один из входов шестого элемента И 14. При отсутствии запрещающего потенциала на другом входе шестого элемента И 14 сигнал поступает на вход интегратора 15, который постепенно накапливает напряжение и через определенное время, определяемое частотой повторения и количеством импульсов во входных пачках. По достижении напряжением на выходе интегратора 15 порога срабатывания первого инвертора 16 последний срабатывает и логическим путем

на своем выходе запрещает первый элемент И 17, прекращая подачу импульсов с первой шины 18 тактирования на вход распределителя 3 импульсов.

Этим самым закрепляется канал связи за соответствующий активной входной шиной 1.

Если сигнал на первом выходе регистра 5 сдвига представляет собой чередующуюся последовательность логических нулей и единиц, т. е. на вход устройства пришла 2-элементная пачка помехи, на выходе либо четвертого элемента И 10, либо пятого элемента И 11 сформируется сигнал запрета - логическая единица, которая через четвертый элемент ИЛИ 12 и второй инвертор 13 запретит поступление импульса на вход

интегратора 15 (фиг. 2а). Если же на выходе устройства присутствует информационный сигнал, т. е. сигнал на 1 первых выходах регистра 5 сдвига отличен от чередующейся последовательности, на выходах четвертого 10 и пятого И элементов И присутствуют логические нули и сигнал запрета отсутствует (фиг. 26). Технический эффект от использования данного коммутатора заключается в повышении достоверности его функционирования за счет запрета проникновения сигнала помехи на вход интегратора, что исключает закрепление канала связи за входной шиной, в которой отсутствует полезная информация.

ФигЛ

П П П П П П-П I-1ППППППП

КОММУТАТОР, содержащий канальные элементы И, первые входы которых являются соответствующими входными щинами, а вторые входы соединены с соответствующими выходами распределителя импульсов, вход которого через первый элемент И подключен к первой шин тактирования, выходы канальных элементов И через первый элемент ИЛИ соединены с выходной щиной и первым в.ходом регистра сдвига, второй вход которого подключен к второй щине тактирования, прямые и инверсные выходы двух последних разрядов регистра сдвига соответственно через второй и третий элементы И подключены ко входам второго элемента ИЛИ, выход интегратора через первый инвертор соединен со вторым входом первого элемента И, отличающийся тем, что, с целью повышения достоверности функционирования, введены четвертый, пятый и шестой элементы И, третий элемент ИЛИ и второй инвертор, выход которого соединен с первым входом шестого элемента И, а вход - с выходом третьего элемента ИЛИ, первый и второй входы которого соединены с выходами i соответственно четвертого и пятого элементов И, выходы которых соединены с со(Л ответствующими прямыми и инверсными выходами регистра сдвига, выход второго элемента ИЛИ соединен с вторым входом шестого элемента И, выход которого соединен с входом интегратора.

Фиг. 2 5