Синхронный фильтр Советский патент 1985 года по МПК H03H19/00 

1

Изобретение относится к радиотехнике и может быть использовано для выделения сигнала из смеси сигнал/п меха в системах радиоавтоматики и измерительной техники.

Цель изобретения - уменьшение искажений.

На фиг.1 приведена структурная электрическая схема синхронного фильтра; на фиг.2 и 3 - диаграммы его работы.

Синхронньй фильтр содержит М па- траллельных каналов 1, каждый из которых состоит из первого 2 и второг 3 ключей и конденсатора 4, а также первый 5 и второй 6 резисторы, многофазньш генератор 7,первый 8 и второй 9 блоки вычитания, выходной сумматор 10 и интегратор 11.

Синхронный фильтр работает следующим образом.

Входной фильтруемый сигнал (фиг.2а). содержащий напряжения полезной составляющей U(t) частоты FJ, и мешающей несинхронной помехи Uj(t), поступает с входа фильтра на входы М параллельных каналов 1. В последовательности, определяемой порядком следования импульсов синхронизации, вьфабатываемых многофазным генератором 7 (фиг.26) замыкаются первые и вторые ключи 2 и 3 каждого из М каналов 1. При этом выполняется импульсное N-фазное детектирование входного сигнала. При выборе FQJJ NFg необходимое условие подобного детектирования (фиксированность временного положения детектирующего импульса по отношению к началу периода входного сигнала и его неизменность от одного к другом периоду) выполняется только для U(..(t). Поэтому конденсаторы 4 заряжаются до напряжений, например, для

i-ro канала

г и

NPe

и || u(t)3t,

N где Т - период входного сигнала.

Напряжение на первом резисторе 5 U(j (фиг.2в) представляет собой сумму напряжения помехи U(t) и на7 пряжения U(t) - и. Это напряжение вычитается в первом блоке 8 вычитания из входного напряжения.

1691502

Вследствие этого выходное напряжение первого блока 8 .вычитания является ступенчатой копией только полезной части входного сигнала 5 (фиг. За), т.е.

М г

47

u,(t) .Z и (i(t Ur -- - -1- Л

NF, NFon J .

Входным напряжением для второго ключа 3 является сумма запомненного

напряжения на конденсаторе 4 данного канала и напряжения, снимаемого с первого резистора 5. В результате поочередного замыкания вторых ключей 3 на выходе второго блока 9 вы1итания формируется ступенчатый

сигнал U-(t), аналогичный и(t) по форме, но сдвинутьй по фазе на Т/2 относительно сигнала U,(t) (фиг.36). Сдвиг по фазе U2(t) является следствием того, что импульсы управле- ния первым 2 и вторым 3 ключами сдвинуты на .время т один .относительно другого. с

Таким образом, если U(t)

sin 2irF t, на выходах первого 8 и второго 9 блоков вычитания формируются ступенчатвю копии U,(t) и U2(t) квадратурных сигналов U(t) sin2n F t, и и (t) cos 2ir Fc,t.

Напряжение V(t) поступает на ин- формационный вход интегратора 11, который сбрасьшается в ноль по входу

сброса с периодом 1/NF и обрабатыип

вает каждую ступеньку копии квадратурного сигнала. Пилообразное выходное напряжение интегратора 11 на каждом интерв-але 1 не имеет постоянной составляющей, а его наклон пропорционален высоте ступени U2(t) на

этом же интервале (фиг. Зв).

В результате суммирования Uf(t) и выходного напряжения интегратора 11 на выходе выходного сумматора 10, формируется кусочно-линейно-аппроксимированное синусоидальное напряжение (фиг.Зг).

Таким образом, сглаживание выходного ступенчатого сигнала с помощью кусочно-линейной аппроксимации позволит существенно уменьшить нелинейные искажения выходного сигнала при уменьшении количества М параллельных каналов.

U(t)-l/i

t

СИНХРОННЫЙ ФИЛЬТР, содержащий М соединенных параллельно каналов, каждый из которых состоит из последовательно соединенных первого и второго ключей, к точке соединения которых подключен один из выводов конденсатора, а также первьш и второй резисторы, одни из вьюодов.которых соединены с общей шиной, многофазгный генератор, вход которого является опорным входом синхронного фильтра. а его выходы подключены к входам управления первого и второго ключей каждого канала, причем другие выводы конденсаторов объединены, отличающийся тем, что, с целью уменьшения искажений, в него введены последовательно соединенные первый блок вычитания и выходной сумматор, второй блок вычитания, первый вход которого подключен к объединенным другим выводам конденсаторов с другим выводом первого резистора и с вторым входом первого блока вычитания, а второй вход - к другому выводу второго резистора, соединенному с выходами вторых ключей каждого кана(Л ла, интегратор, включенный между выходом второго блока вычитания и вторым входом выходного сумматора, при этом вход сброса интегратора соединен с входом многофазного генератора, а первый вход первого блока вычитания подключен к объединенным входам первых ключей каждого канала и является входом синхронного фильтра. о: со СП