Преобразователь напряжения в частоту Советский патент 1985 года по МПК H03M1/50 

1

Изобретение относится к измерительной и вычислительной технике и может быть использовано в системах автоматической обработки информации для согласования аналоговых датчиков постоянного тока с цифровыми вычислительными машинами,. частотно-импульсными моделями и телеметрическими системами.

Цель изобретения - повышение точности преобразования напряжения частоту за счет возможности преобразования на более высокой частоте и улучшение динамики преобразования за счет синхронизации работы компаратора.

На чертеже представлена функциональная схема преобразователя напряжения в частоту.

Устройство содержит входную клему 1 преобразуемого напряжения, интегратор 2, компаратор 3, логический элемент ИЛИ 4, триггер 5, логический элемент И 6, делитель 7 частоты, логические элементы И 8, ключи to и 11, источник 12 опорного напряжения положительной полярности, источник 13 опорного напряжения отрицательной полярности, первый выход 14 устройства, генератор 15 импульсов эталонной частот:,, второй выход 16 устройства, компаратор 17, масштабные резисторы 18 - 21, ключи 22 и 23. Интегратор 2 содержит масштабные, резисторы 24 - 26, операционный усилитель 27 и конденсатор 28.

Входная клемма 1 устройства через резистор 24 соединена с входом операционного усилителя 27 интегратора 2, источник 12 опорного напряжения положительной полярности через ключ 11 и резистор 25 соединен с входом операционного усилчтеля 27, а через ключ 22 и резистор 19 - с входом компаратора 3, источник 13 опорного напряжения отрицательной полярности .через ключ 10 и резистор 26 соединен с входом операционного усилителя 27, через ключ 23 и резистор 21 - с входом компаратора 17, выход операционного усилителя 27 через конденсатор 28 соединён с его входом и соответственно через резисторы 18 и 20 с входами компараторов 3 и 17 выходы компараторов 3 и 17 являются выходами устройства и соеди20152

нены с входами логического элемента ИЛИ 4 и входами логических элементов И 8 и 9, выход логического элемента ИЛИ 4 соединен с ус5 тановочньц и информационным входами триггера 5, тактирующий вход которого соединен с выходом генератора 15 импульсов эталонной частоты и первым входом логического элеменO та И 6, выход триггера 5 - с вторыми входами логических элементов И 6, 8 и 9, выход логического элемента И 6 через делитель 7 частоты - с третьими входами логических элементов 8

5 и 9, выходы которых соответствен.но соединены с управляющими входами ключей 10, 23 и 11, 22.

Преобразователь напряжения в частоту работает следующим образом.

0 В исходном положении при входном напряжении на клемме 1, равном нулю, триггер 3 устанавливается в нулевое положение сигналом с выхода логического элемента ИЛИ 4. На

5 выходе логических элементов И 8 9 формируется сигнал О, закрывающий ключи 11, 10, 22 и 23.

При возникновении на клемме 1

0 отрицательного напряжения происходит линейное нарастание выходного напряжения интегратора 2. В момент времени t, по достижении заданного уровня происходит переключение компаратора 3, сигнал 1 с выхода компаратора 3 через логический элемент ИЛИ 4 поступает на информационный вход триггера 5, который в момент tg фронта импульса генератора 15 эталонной частоты переключается в положение 1, разрешая прохождение импульсов эталонной частоты на счетный вход делителя 7 частоты через логический элемент И 6.

В этот же момент времени на выходе логического элемента И 9 формируется сигнал, открывающий ключи 11 и 22. При этом через последовательно соединенные резистор 25 и

ключ 11 на вход операционного усилителя 27 поступает опорное напряжение +VQ , которое производит разряд конденсатора 28.

На вход компаратора 3 через последовательно соединенные ключ 22 и резистор 19 поступает опорное напряжение огорое удерживает , компаратор 3 во включеннпм состоянии. 3 Сигнал О на инверсном выходе целителя 7 частоты, время появлени которого пропорционально .выбранному коэффициенту деления, выключает ключи 11 и 22 к компаратор 3. На выходе интегратора 2 происхо дит линейное нарастание выходного напряжения и в момент времени t - происходит переключение компаратора 3, формирование эталонного времени t на выходе делителя 7 частоты, в течение которого происходит разряд конденсатора 28 и запрет выключения компаратора 3. На выходе 1А компаратора 3 формируются сигналы, частота повторен которых прямо пропорциональна вели 154 чине входного отрицательного напряжения. При изменении полярности входного напряже {ия на клемме 1 на положительную работа схемы анллогична рассмотренной, только переключается компаратор 17 и включаются ключи 10 и 23. коммутирующие соответственно опорное напряжение -Vg через резистор 26 на вход операционного усилителя 27, опорное напряжение V через резистор 21 на вход компаратора 17, запрещая его выключение на время t, На выходе 16 компаратора 17 формируется сигнал, частота повторения которого пропорциональна величине положительного входного напряжения 1.

ПРЕОБРАЗОВАТЕЛЬ НАПРЯЖЕНИЯ В ЧАСЮТУ, содержащий интегратор, выполненный на усилителе с конденсатором и двух масштабных резистторах, компаратор, логический элемент ИЛИ, триггер, генератор импульсов эталонной частоты, логический элемент И, источник опорного напряжения отрицательной полярности и ключ, причем первый вывод первого масштабного резистора является входом преобразователя, второй вывод первого масштабного резистора соединен с входом усилителя и через конденсатор - с выходом усилителя, источник -опорного напряжения отрицательной полярности через ключ и второй масштабный резистор соединен с входом усилителя, выход генератора импульсов эталонной частоты соединен с входом логического элемента И, о т личающий. ся тем, что, с целью повышения точности преобразования, в него введен делитель частоты, источник опорного напряжения положительной полярности, компаратор, два логических элемента И, три ключа и пять масштабных резисторов, причем выход интегратора через четвертый и шестой масштабные резисторы соединен соответственно с входом первого и второго компараторов, выходы компараторов являются выходами преобразователя и соединены с входами логического элемента ИЛИ и соответственно с входами второго и третьего логических элементов И, выход Логического элемента ИЛИ соединен с информационным и установочным входами триггера, тактирующий вход которого соединен с выходом генератора импульсов эталонной частоты, выход триггера (Л соединен с вторым входом первого логического элемента И и вторыми входами второго и третьего логических элементов И, выход первого логического элемента И через дели таль частоты соединен с третьими входами второго и третьего логических элементов И, выход второго логического элемента И соединен с управляющими входами первого и четвертого ключей, выход третьего логического элемента И соединен с управляющими входами второго и третьего ключей, источник опорного напряжения положительной полярности через третий ключ и пятый масштабный резистор соединен с входом первого компаратора, а через второй ключ и третий масштабный резистор - с входом усилителя интегратора, источник опорного напряжения отрицательной полярности через четвертый ключ и седьмой масштабный резистор соединен с входом второго компаратора)