Устройство для контроля последовательности импульсов Советский патент 1985 года по МПК H03K5/19 

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники. ) Цель изобретения - повышение помехоустойчивости и расширение функциональных возможностей устройства. На чертеже приведена структурная схема устройства для контроля последовательности импульсов. Устройство содержит rt входных шин 1.1-1. И ,(1 формирователей 2.1-2.Л импульсов, иэлементов 3,13.М- задержки, первую группу элементов И 4.1-4.h первый:элемент ИЛИ коммутатор 6,м элементов 7.1-7.К за прета, вторую группу элементов И 8.1-8.U, второй элемент ИЛИ 9, элемент 10 задержки и индикатор 11 Входы формирователей импульсов 2.1-2. Ни элементов 3.1-З.И задержки, поканально соединены с соответст вующими входными шинами 1.1-1.h, вы ходы формирователей 2.1-2.Vt импульсов подключены соответственно к первым входам элементов И второй группы 8.1-8.И, к вторым входам ко торых подключены соответственно вых ды элементов 3 .1-3 .W .задержки, а вы ходы элементов И второй группы 8.1-8.П соединены соответственно с 1,2,. .., h. входами первого элемента ИЛИ 5 и со вторыми входами элементов 7.1-7,п. запрета, выход первого элемента ИЛИ 5 соединен с входом коммутатора 6 и через линию 10 задержки связан со вторыми входами элементов И первой группы 4.1-4,, 1.2,...,к выходы коммутатора 6 чере последовательно соединенные элементы 7.1-7.л запрета и элемент И первой группы 4.1-4.4 поканально соединены соответственно с 1.2и -входами второго элемента ИЛИ 9 и с 1.2,..., п входами индикатора Т1, выход второго элемента ИЛИ 9 являет ся выходом устройства. Устройство для контроля последовательности импульсов работает еледуияцим образом. Контролируемый сигнал первого канала с первой входной шины 1.1 постзшает на вход формирователя 2.1 импульсов и одновременно на вход первого элемента 3.1 задержки, Сни- маемый с выходов элементов 2.1 и 3.1 сигнал объединяется на элементе И 8.1 и поступает на первый вход первого . элемента ИЛИ 5 и одновременно на второй вход первого элемен:та 7.1 запрета. С выхода первого элемента ИЛИ 5 контролируемый сигнал поступает на вход коммутатора 6. При совпадении контролируемого сигнала, пришедшего с первого выхода коммутатора 6 на первый вход соответствующего элемента 7.1 запрета с сигналом, пришедшим с выхода элемента И 8.1 на второй вход элемента 7.1 Загфета на. выходе элемента 7.1 запрета появится нулевой (потенциал, свидетельствующий о том, что поступил сигнал с первого канала. С приходом сигнала с второго канала в коммутатор 6 последний переключается во второе состояние, т.е. на втором его выходе появится сигнал 1, которьй аналогичным образом сравнивается с сигналом, поступившим с выхода элемента И 8.2. Такая последовательность работы сохранится до прихода импульса с п-го канала от п -ой входной шины. G приходом этого сигнала коммутатор 6 устанавливается в исходное состояние, после чего цикл контроля возобновляется. I . При отсутствии сигнала, например, с второго канала, и поступления сигнала по третьему каналу, коммутатор 6 Переключается во второе состояние (1 на втором выходе). Этот сигнал поступает на вход элемента 7,2 запрета. С приходом сигнала с третьего канала на выходе элемента 7.2 запрета появится сигнал несоответствия в виде высокого уровня. Импульсные сигналы несоответствия с выходов элементов 7.1-7.% запрета после срабатывания элемента 10 задержки поступают через соответствующие элементы И 4,1-4.а на соответствующие входы 1.2..,,f второго элемента ИЖ 9 и одновременно на индикаторе 11 фиксируется номер канала, в котором произошел сбой (загорается соответствукщий светодиод), и индикатор блокируется. На выходе второго элемента ИЛИ 9 (этот выход является выходом устройства), появляется сигнал, свидетельствующий о нарушении порядка последовательности импульсов. В случае появления лишнего импульса в одном из каналов, коммутатор 6 переключается в слвдунлцее состояние, в то время как импульс, по следующему каналу еще не поступил, в связи с чем на выходе соответствующего элемента 7,1-7.И-запре возникает сигнал несоответствия, которьй поступаетчерез сЪответству щий элемент И 4.1-4.и на индикатор 11, где фиксируется номер канала, в котором произошел сбой. Сигналы с выходов элементов И 4.1-4.W. поступают также на соответствующие вхо ды второго элемента ИЛИ 9, на выходе которого появится сигнал, свиде. тельствующий о нарзтпении порядка по ледовательности импульсов. Для предотвращения ложного срабатьшания, связанного с дребезгом в цепях входных сигналов, формироеватели импульсов 2.1-2,ив ответ на 21 4 ;всякое превышение входным сигналом уровня порога логической 1 формирует импульс, дпительность которого заведомо больше максимальной дли:тельности одного периода пульсации фронта, но заведомо меньше длительности полезного контролируемо, :го сигнала. Этот импульс, поступая на входы элементов И 8.1-8.Л , блокиРУ6Т прохождение через них входных импульсов, задержанных по переднему фронту элементами задержки 3.1-3. на время переходных ттроцессов в формирователе. Таким образом осуществля ется блокировка всех входных- сигналов с длительностью, меньшей . тельности импульса формирователя. Элемент 10 задержки обеспечивает надежность работы устройства в переходных режимах.

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПОСЛЕДОВАТЕЛЬНОСТИ ИМПУЛЬСОВ, содержащее ft входных пин, первый и второй элементы ИЛИ, коммутатор, п элементов запрета, первую группу из и элементов И, линию задержки и индикатор, причем 1,2,....п-й выходы коммутатора через последовательно соединенные элемент запрета и элемент И подключены соответственно к 1,2,..,,,П.-м входам второго элемента ИЛИ и к 1,2,..., п-м входам индикатора, выход первого элемента ИЛИ соединен с входом коммутатора и через линию задержки связан с вторыми входами 1,2,..., элементов И первой группы, 1,2,..., п-ые входы первого элемента ИЛИ соединены соответственно с вторыми входами 1,2,..., П.-ГО элементов запрета, выход второго элемента ИЛИ является выходом устройства, отличающееся тем, что, с целью повышения помехоустойчивости и расширение функциональных возможностей, в него введены п формирователей импульсов, ц элементов задержки и вторая группа из и элементов И, причем Q S входы 1, 2, . . ., (г -го формирователей связаны соответственно с входами СП 1, 2, .. ., (а-го элементов задержки и с 1,2,..., п-ми входными шинами, выходы 1,2,..., гг-го формирователей подключены соответственно к первым входам 1, 2,. . ., П.-ГО элементов И второй группы, к вторым входам которых подключены соответственно входы 1,2,..., Н. -го элементов задержки, а выходы 1,2,..., и-го элементов И второй группы соединены соответственно с 1,2,..., Н-ми входами первого элемента ИЛИ.