Генератор случайных чисел Советский патент 1985 года по МПК G06F7/58 

1 Изобретение относится к вычислительной технике и может быть использовано для статистического моделирования сложных систем, решения задач теории надежности. Цель изобретения - повышение быстродействия устройства. На чертеже представлена структу ная схема генератора. Генератор содержи - генератор 1 тактовых импульсов, блок 2 памяти, источник 3 равномерно распределенных случайных чисел, умножитель 4, регистр 5 памяти, сумматор 6, регистр 7 памяти, блок 8 целочисленного деления, блок 9 памяти, ре гистр 10 пайяти, блок 11 целочисле ного деления. Генератор работает следукицим образом. В блок 2 памяти заносятся заранее рассчитанные значения сумм вероятностей отказов элементов систе мы , В блок 9 памяти заносятся значения в регистр 7 памяти значение Qmin Работа генератора тактируется генератором тактовых импульсов 1. Все устройство запускается подачей импульса на первый вход блока 2 памяти и на вход источника 3 равномерно распределен ных случайных чисел и поэтапно выполняет следующие операции. На пер вом этапе запускается источник 3 и считьшается значение сумм из блока 2 памяти. На втором этапе по первому выходу блока 2 памяти на первый вход умножителя 4 поступает значение сумм у , а на второй вход умножителя 4 - значение числа Г- , поступающее с выхода источ ника 3. Случайное число &; из интервала (О,-j-jji ), равное произведе62нию значения из блока 2 памяти и числа Yi поступает на вход регистра 5 памяти и на второй вход блока 8 целочисленного деления. На первый вход блока 8 поступает значение Q с вьпсода регистра 7 памяти. На третьем этапе.производится запись значения .- в регистр 5 памяти и деление нацело значения j на значение О. .нп. На четвертом этапе этот результат поступает на вход блока 9 памяти, после чего на вход регистра 10 памяти и на второй вход блока 2 памяти поступает приближенное значение номера элемента tzoL.tla пятом этапе-производится считьшание значения суммы , храняще- гося в блоке 2 памяти, которое поступает на второй вход блока 11 целочисленного деления, на первый вход которого поступает значение случайного числа ; с выхода регистра 5 памяти. На шестом этапе производится деление нацело значения на значение „.: -Pj/Te. . На седьмом этапе этот результат поступает на второй вход сумматора 6, а на первый вход сумматора поступает значение Ч с выхода регистра 10 памяти. В сумматоре определяется сумма значений Ей rf , которая согласно алгоритму, равна номеру отказавшего элемента в системе: kre+d . Далее процесс выбора очередного номера отказавшего элемента для следующего испытания повторяется, начиная с первого этапа.

ГЕНЕРАТОР СЛУЧАЙНЫХ ЧИСЕЛ содержащий сумматор, генератор так товых импульсов, выход которого подключен к первому адресному вход первого блока памяти, первый выход которого подключен к первому входу умножителя, второй вход которого соединен с выходом источника равно мерно распределенных случайных чисел, выход умножителя подключен к входу первого регистра памяти, отличающийся тем, что с целью повышения быстродействия, в него введены второй и третий регистры памяти, первый и второй блоки целочисленного деления, а также второй блок памяти, при этом выход второго регистра памяти- подключен к первому входу первого блока целочисленного деления, второй вход которого соединен с выходом умножителя, а выход первого блока целочисленного деления подключен к входу управления считыванием второго блока памяти, выход которого подключен к второму адресному входу первого блока памяти и к входу третьего регистра памяти, выход которого соединен с первым входом сумматора, выход которого является выходом устройства, второй выход первого блока памяти подключен к первому входу второго блока целочисленного деления, второй вход которого соединен с выходом первого регистра памяти, а выход - с вторым входом сумматора, выход генератора тактовых импульсов подключен к входу источника равномерно распределенньк случайных чисел.