Частотно-импульсное вычислительное устройство Советский патент 1985 года по МПК G06F7/68 

держат по два последовательно соединенных делителя и КОДОВОМУ накопителю, информационный вход которого является управляющим входом кодоуправляемого делителя частоты, вход обнуления которого является входом обнуления, кодоуправляемого делителя частоты, а выход подключен к управляющим входам делителей, причем информационный вход первого делителя является информационным входом кодоуправляемого делителя частоты, а выход второго делителя выходом кодоуправляемого делителя частоты.

4. Устройство попп, 2 иЗ,о т личающееся тем, что делитель содержит счетчик и узел сравнения кода, выход которого подключен к вхо-.

ду обнуления, счетчика, а первый вход к кодовому выходу счетчика, счетный вход которого является информационным входом делителя, а выход - выходом делителя, управляющим входом .которого является второй вход узла сравнения кода.

5. Устройство по пп. 2 и 3, отличающееся тем, что кодовый накопитель содержит два последовательно соединенных счетчика, счетньй.вход первого счетчика является информационным входом кодового накопителя, кодовый выход второго счетчика - выходом кодового накопителя, а входы обнуления счетчиков, соединенные между собой, являются входом обнуления кодового накопителя.

1.. ЧАСТОТНО-ИМПУЛЬСНОЕ ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО, содержащее генератор тактовых импульсов, первый, второй и третий кодоуправляемые делители частоты, сигнальный вход второго кодоуправляемого делителя частоты подключен к сигнальному входу третьего кодоуправляемого делителя частоты, отличающеес я тем, что, с целью расширения диапазона -решаемых задач путем вычисления функций, линеаризирующей результаты измерения дифференциального частотного датчика с механическим резонатором, в него введены коммутатор, схема сравнения и счетный блок, причем выходы коммутатора соединены с входами схемы сравнения, выход которой подключен к информационному входу счетного блока, выход знака которого подключен к управляющему входу коммутатора, информационные входы коммутатора подключены соответственно к первому и второму выходам первого кодоуправляемого делителя частоты, управляющие входы которого подключены соответственно к выходам второго и третьего кодоуправляемых делителей частоты, вход обнуления первого кодоуправляемого делителя частоты подключен к входу обнуления счетного блока, входам обнуления второго и третьего кодоуправляемых делителей частоты и первому -выходу генератора тактовых импульсов, сигнальный вход первого кодоуправляемого делителя частоты подключен к второму выходу генератора тактовых импульсов, третий выход которого подключен к сигнальным входам второго и третьего кодоуправляемых делителей частоты, iS управляющие входы которых являются входами устройства, выходом которого(Л является частотньш выход счетного блока. 2.Устройство по п. 1, отличающееся тем, что первый кодоуправляемый делитель частоты содержит два делителя, входы которых, соединенные между собой, являются сиг00 нальным входом первого кодоуправляеел мого делителя частоты, и два кодовых со оо накопителя, входы обнуления которых, соединенные между собой, являются входом обнуления первого кодоуправляемого делителя частоты, информацион ные входы - соответственно первым и вторым управляющими входами первого кодоуправляемого делителя частоты, а выходы подключены к соответствующим управляющим входам.делителей, выходы которых являются соответственно первым и вторым входами первого кодоуправляемого делителя частоты. 3.Устройство по п. 1, о т л и ч а,ю щ- е е с я тем, что второй и третий кодоуправляемые делители частоты со

Изобретение относится к автоматике и вычислительной технике и может быть применено для линеаризации функции преобразования дифференциальных струнных преобразователей.

Цель изобретения - расширение диапазона решаемых задач частотно-импульсного вычислительного устройства путем вычисления функции, линеаризирующей результаты измерения дифференциального частотного датчика с механическим резонатором.

На чертеже изображена блок-схема частотно-импульсного вычислительного устройства.

Устройство содержит генератор 1 тактовых импульсов, подключенный своим первым выходом к входам обнуления первого 2, второго 3 и третьего 4 кодоуправляемых делителей частоты. Коммутатор 5 входами прдключен к выходам первого кодоуправляемого делителя 2 частоты, а выходами - к входам схемы 6 сравнения. Выход схемы 6 сравнения подключен к информационному входу счетного блока 7. Выход счетного блока 7, подключенный к управляющему входу коммутатора, является выходом устройства. Вход обнуления счетного блока 7 подключен к первому выходу генератора 1, второй выход которого подключен к сигнальному входу первого кодоуправляемого делителя 2 частоты, а третий

вход - к сигнальным входам второго 3 и третьего 4 кодоуправляемых делителей частоты. Выходы кодоуправляемых делителей 3 и 4 частоты подключены к управляющим входам кодоуправляемого делителя 2 частоты.

Первый кодоуправляемый делитель

2 частоты содержит кодовый накопитель. 8, подключенньй выходом к управляющему входу делителя 9, и кодовый наполнитель 10, подключенный выходом к управляющему входу делителя 11. Выходы обнуления накопителей 8 и 10, соединенные между собой, являются входом обнуления кодоуправляемого делителя 2, а информационные входы делителей 9 и 11, соединенные между собой, являются сигнальным входом кодоуправляемого делителя 2. Управляющими входами кодоуправляемого. делителя 2 являются информационные входы кодовых накопителей 8 и 10, а выходом - выходы делителей 9 и 11.

Второй кодоуправляемый делитель

3 частоты содержит делитель 12, информационным выходом подключенный к информационному входу делителя 13, и кодовый накопитель 14, выходом подключенный к управляющим входам делителей 12 и 13. Информационный вход делителя 12 является сигнальным входом кодоуправляемого делителя 3, выход делителя 13 - выходом кодоуправляемого делителя 3, информационный выход кодового наполнителя 14 - управляющим входом кодоуправляемого делителя 3, а вход обнуления наполнителя 14 - входом обнуления кодоуправляемого делителя 3. Третий кодоуправляемый делитель 4 частоты содержит делители 15 и 16 и кодовый наполнитель 17, подключенные аналогично делителям 12 и 13 и кодовому(Наполнителю 14 кодоуправляемого делителя 3. Кодовый наполнитель 8 содержит счетчик 18, подключенный выходом к счетному входу счетчика 19. Счетный вход счетчика 18 является информационным входом накопителя 8, входы обнуления счетчиков 18 и 19, соединенные между собой, - входом обнуления накопителя 8, а кодовый выход счетчика 19 - выходом накопителя 8. Кодовые накопители 10, 14 и 17 аналогично кодовому накопителю 8 соответственно содержат счетчики 20 и 21, 22 и 23, 24 и 25. Делитель 9 соде| жит счетчик 26, подключенный кодовым выходом к узлу 27 сравнения кода, выход которого подключен к входу обнуления счетчика 26. Счетный вход счетчика 26 является информационным входом делителя 9, вход узла 27 сравнения кодов является управляющим входом делителя 9, а выход счетчика 26 - выходом делителя 9. делители 11-15 аналогично делител 9 соответственно содержат счетчики 28-32 и узлы 33-37 сравнения кода. Устройство работает следующим образом. Частота F. , которая является информагщонным параметром струнного дифференциального датчика, поступает на кодоуправляемый делитель 3 частот на счетньй вход счетчика 22, осущест вляющего измерение этой частоты в интервалах между двумя соседними импульсами с первого выхода генератора 1. По приходу каждого импульса с первого выхода генератора 1 на вхо ды обнуления счетчиков 22 и 23 накоп ленное значение кода в счетчике 22 (пропорциональное Р ) переписывается в счетчик 23 кодового накопителя 14 кодоуправляемого делителя 3, а счетчик 22 обнуляется. Затем в делителе 12 происходит деление импульсов чистоты Гд, поступающих с третьего выхода генератора 1, на код счетчика 23, выходные импульсы поступают на вход делителя 13, где их частота еще раз делится на код счетчика 23. Таким образом, частота на выходе кодоуправляемого делителя 3 F Tft 1 Аналогичным образом частота на выходе кодоуправляемого делителя 4, на вход которого поступает частота Fjj (которая также является информативным параметром струнного дифференциального датчика), Далее частоты F и F поступают соответственно на первьм и второй входы кодоуправляемого делителя 2, где в кодовых наполнителях 8 и 10 аналогично кодовому наполнителю 14 происходит запись в счетчиках 19 и 21 значений частот F и F . В дрлителях 9 и 11 происходит деление частоты KfliFj, на частоты Fj т.е. на первом и втором выходах кодоуправляемого делителя 2 присутствзпот соответственно частоты FS K,Ff, F; ,S где Кд - коэффициент про1юр|щональности, маспггабно связанньй с начальной частотой струнного дифференциального датчика. Затем частоты F и F, 5 п через ком5 поступают на вход схемы 6 мутатор сравнения, с выхода которой на, вход счетного блока 7 поступает частота FT FS - РЬ К„(Р, - Fp. В случае, если частота F F , с выхода счетного блока 7 на управляющий вход коммутатора 5 поступает сигнал, переключающий выходы коммутатора, т.е. на выходе схемы 6 сравнения в этом случае образуется частота . t 6 5 KoCFi - F,0. Полученньй результат в виде величини, пропорциональной разности квадратов частот колебаний струн дифференциального струнного частотного датчика,обеспечивает линейную зависимость от измеряемого параметра.