Устройство для определения законов распределения вероятностей Советский патент 1985 года по МПК G06F17/18 

Изобретение относится к вычислительной технике, предназначено для использования в специализированных вычислительных машинах и является дополнительным к авт. св. № 922765.

Целью изобретения является повышение точности прототипа.

На чертеже представлена блок-схема устройства для определения законов распределения вероятностей.

Управляюш,ий триггер 1 первым выходом подключен к управляющему входу первого элемента И 2, информационный вход которого соединен с входом устройства. Единичный вход триггера 1 подключен к входу устройства, а нулевой вход - к выходу счетчика 3 чисел, установочный вход которого соединен с входом устройства, а счетный вход - с выходом первого элемента И 2. Этот же выход блока 2 подключен также к управляющему входу вероятностного двоичного элемента 4, информацион-ный вход которого соединен с выходом запоминающего регистра 5. Информационный и управляющий входы регистра 5 подключены к входам устройства. Выход элемента 4 соединен с информационным входом второго элемента И 6, управляющий вход которого подключен к выходу первого элемента И 2, а выход - к первому входу блока 7 памяти. Второй в.ход блока 7 через последовательно соединенные приемный регистр 8 и дещифратор 9 соединен с информационным входом устройства, третий вход - с выходом счетчика 3 чисел, четвертый вход - с выходом третьего элемента И 10, а пятый вход - с входом устройства. Управляющий вход элемента 10 подключен к второму выходу управляющего триггера 1, информационный вход - к выходу генератора 11 тактовых импульсов, а выход - к счетному входу счетчика 12 зон. Установочный вход счетчика 12 соединен с входом устройства, а выход - с выходом устройства и с первым входом элемента ИЛИ 13, второй вход которого подключен к входу устройства, а выход - к первому входу накапливающего сумматора 14. Выход суммы сумматора 14 соединен с выходом устройства, а второй вход - с выходом блока 7 памяти, который своим выходом подключен также к выходу устройства и к информационному входу ключа 15. Выход ключа через элемент 16 задержки соединен со счетным входом счетчика 17 и с информационным входом коммутатора 18, а управляющий вход через элемент НЕ 19 - с выходом блока 20 сравнения, первый информационный вход которого подключен к входу устройства, а второй информационный вход - к выходу блока 21 промежуточной памяти. Выход блока 21 соединен также с первым информационным входом сумматора 22, а вход - с выходом суммы этого сумматора. Первый информационный вход сумматора 22 подключен также к первому выходу коммутатора 18, а второй информационный вход - к второму выходу коммутатора 18. Установочный вхбд счетчика 17

соединен с выходом блока 20 сравнения, а выход - с Лервым информационным входом блока 23 умножения, второй информационный вход которого подключен к входу устройства, а выход - к информационному входу порогового элемента 24. Вход задания

порога элемента 24 соединен с входом устройства, а выход - с входом блока индикации.

Для классификации по случайному признаку может быть сформулировано следующее правило; при ,х значение х случайного признака X относится к классу А1, в противном случае х относится к классу А2 (х - пороговое значение правила классификации). Нормированное значение Р вероятности PI попадания величины х в зону,

соответствующую классу А1, определяется по следующей формуле;

P ll(Xi),

(i;

где .

- интервал дискретизации аргумента х при определении (отображении) плотности вероятности f(x); S - число дискретных значений f(x). Устройство для определения законов распределения вероятностей работает следу,. ющим образом.

Подачей сигнала «Пуск в исходное «О состояние устанавливается управляющий триггер 1, счетчик 3 чисел, счетчик 12 зон, блок 7 памяти.

На запоминающий регистр 5 с входа

устройства заносится число /х, где х - заданное количество чисел входного ряда. Эта величина, записанная в двоичном ходе и сдвинутая на К разрядов до первой значащей цифры в старшем разряде, является вероятностью накопления чисел входного ряда в

0 блоке 7 памяти, при этом управляющий триггер дает потенциал разрешения на первый элемент И 2. На п-разрядный приемный регистр 8 заносится число входного ряда, сопровождающееся импульсом записи, который через открытый элемент И 2 поступает на управляющий вход вероятностного двоичного элемента 4, одновременно с этим на счетчике 3 чисел фиксируется поступление первого числа входного ряда. Датчик равномерно распределенных случайных чисел, входящий в вероятностный двоичный элемент 4, выдает код, который на цифровой схеме сравнения сравнивается с числом /х, записанным на запоминающем регистре 5. Если выработанный код /х, то с выхода вероятностного двоичного элемента 4 сигнал через открытый второй элемент И 6 поступает в блок 7 памяти, а число входного ряда через дешифратор 9 заносится также в блок памяти. Если же выработайный код 1/л:, то устройство будет ожидать поступления следующего числа входного ряда. Как только последнее число заданного входного ряда занесется в блок 7 памяти, счетчик 3 чисел вырабатывает импульс, который в блЬке 7 памяти фиксирует запятую на К разрядов вправо от старшего разряда, т. е. практически осуществляя деление на 2, и перебрасывает управляющий триггер 1 в «1 состояние. Импульсы с генератора 11 тактовых импульсов через открытый третий элемент И 10 поступают на вход блока 7 памяти и из него выдается для отображения функции плотности распределения вероятностей 1(х) и через накапливающий сумматор 14 для отображения функции распределения вероятностей F(x). Одновременно с этим тактовые импульсы поступают на счетчик 12 зон, который фиксирует число сдвигов в блоке 7 памяти и при достижении их числа п обнуляет через элемент ИЛИ 13 накапливающий сумматор 14, выдает на регистратор импульс внещней синхронизации, при этом счетчик 12 зон обнуляется. При поступлении нового сигнала «Пуск процесс вычисления вероятностных характеристик повторяется.

Одновременно дискретные значения плотности распределения вероятностей /(jc) подаются на информационный вход ключа 15. Блок 20 сравнения, на первый информационный вход которого с входа устройства подается нормированное значение Р вероятности РЬ совместно с элементом НЕ 19 обеспечивает прохождение значений 1(х) до тех пор , пока величина текущего значения нормированной вероятности меньще заданной величины Р. Значения 1(х) через элемент 16 задержки подаются на входы счетчика 17 и коммутатора 18. Счетчик 17 осуществляет подсчет количества поступающих значений /(х), а коммутатор 18 распределяет значения f(jc) по входам сумматора 22. Таким образом, коммутатор 18, сумматор 22 и блок 21 промежуточной памяти обеспечивают оценку величины Р в соответствии с формулой (1), т. е. суммирование с накоплением. Текущие значения величины Р с выхода блока 21 промежуточной памяти засылаются на второй информационный вход блока 20 сравнения. Как только текущее значение достигает заданной величины, на выходе блока 20 сравнения появляется сигнал, который закрывает ключ 15, так как на выходе элемента НЕ сигнал отсутствует. Одновременно по этому сигна.ту из счетчика 17 выдается текущее значение S количества дискретных значений f(A-), которые суммировались. Напряжение, соответствующее величине S, подается на первый информационный вход блока 23 умножения. На второй информационный вход блока 23 засылается с входа устройства величины Л.Х интервала дискретизации f(x), следовательно с выхода блока 23 умножения на информационный вход порогового элемента 24 подается величина S-A.t:, соответствующая пороговому значению х. На другой вход элемента 24 с входа устройства засылается текущее значение л-, случайного признака X. При пороговый элемент 24 подает такой сигнал на блок 25 индикации, который приводит к загоранию транспоранта «А (элемент, характеризуемый случайным параметром х, относится к первому классу). Если л:,, то сигнал порогового элемента 24 приводит к загоранию на блоке индикации транспоранта «А2 (элемент, характеризуемый спучайным параметром Xi относится к второму классу).

B)fo3

УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ЗАКОНОВ РАСПРЕДЕЛЕНИЯ ВЕРОЯТНОСТЕЙ по авт. св. № 922765, отличающееся тем, что, с целью повышения точности, оно содержит дополнительно сумматор, коммутатор, блок индикации, пороговый элемент, блок промежуточной памяти, элемент задержки, блок умножения, счетчик, блок сравнения, элемент НЕ и ключ, информационный вход которого соединен с выходом блока памяти, а выход через элемент задержки подключен к счетному входу счетчика и к информационному входу коммутатора, первый выход которого соединен с первым информационным входом сумматора, второй информационный вход которого соединен с выходом «монтажного элемента ИЛИ, первый вход которого подключен к второму выходу коммутатора, а второй вход объединен с первым информационным входом блока сравнения и подключен к выходу блока промежуточной памяти, вход которого соединен с выходом суммы сумматора, второй информационный вход блока сравнения является входом нормированного значения вероятности устройства, а выход блока сравнения подключен непосредственно к установочному входу счетчика, а через элемент НЕ - к управляющему входу ключа, выход счетчика соединен с первым информационным входом блока умножения, втоi рой информационный вход которого является входом интервала дискретизации устрой(Л ства, а выход блока умножения подключен к информационному входу порогового элемента, выход которого соединен с входом блока индикации, а вход задания порога является входом задания порога устройства. 00 00 сд оо