Умножитель частоты Советский патент 1985 года по МПК H03B19/10 

со

00

Од 4 Изобретение относится к радиотехнике и может найти применение в различных устройствах вычислител ной и измерительной техники, в которых требуется преобразование гар монического напряжения в периодиче кую последовательность импульсов, период которых в целое число раз меньше периода гармонического напряжения . Целью изобретения является повы шение точности умножения частоты. На фиг.1 приведена электрическа структурная схема умножителя часто на фиг.2 - диаграммы, поясняющие работу умножителя частоты. Умножитель частоты содержит дву полупериодный выпрямитель 1, дифференциатор 2, первый амплитудный компаратор 3, втброй амплитудный компаратор 4, первый 5 и второй 6 делители напряжения, третий амплитудный компаратор 7, блок 8 запоми нания пикового напряжения, первый и второй 10 формирователи импульсо и сумматор 11. Умножитель частоты работает сле дующим образом. Напряжение входного сигнала (фиг.2о() поступает на двухполупериодньлй выпрямитель 1, на выходе к торого формируется последовательность импульсов (фиг,25). Эти импу сы в первом 3 и втором 4 амплитудных компараторах сравниваются с опорнь&(и постоянными напряжениями, которые подаются на вторые входы первого и второго амплитудных компараторов соответственно с первого 5 и второго 6 делителей напряжения При совпадении уровней напряжений импульсов, снимаемых с выхода двухполупериодного выпрямителя 1 с опорными напряжениями (Ur и U, фиг.2й), поступакяцими с первого 5 и второго 6 делителей напряжений, на выходах первого 3 и второго 4 амплитудных компараторов появляютсл управл1по1цие сигналы, которые в 4 первом 9 и втором 10 формирователях импульсов преобразуются в последовательности импульсов. Эти последовательности импульсов поступают на соответствующие входы сумматора 11, на выходе которого формируется периодическая последовательность импульсов (фиг.2е), период которой в целое число раз (для показанного на фиг.2 примера в 8 раз) меньше периода входного сигнала. Для того,чтобы длительность периодов следования выходных импульсов в пределах периода входного сигнала поддерживалась с высокой точностью при изменениях амплитуды входного сигнала, в умножителе частоты имеется цепь для формирования опорных постоянных напряжений, которая содержит последовательно соединенные дифференциатор 2, третий амплитудный компаратор 7 к пиковьй запоминающий блок 8. С выхода двухполупериодного вьтрямителя 1 на вход дифференциатора 2 поступают импульсы, которые в нем смещаются по фазе на 90 и в третьем амплитудном компараторе 7 сравниваются с опорным напряжением ио (фиг.2в). На выходе третьего амплитудного компаратора 7 формируется последовательность импульсов (фиг.2 г), поступающих на вход управления пикового запоминанщего блок41 8, сигнальный вход которого соединен с выходом двухполупериодного выпрямителя 1. При поступлении каждого последующего импульса (фиг.2 г) в пиковом запоминающем блоке 8 происходят стирание предьщущей записи и запись уровня амплитуды следующей полуволны напряжения, поступающего на сигнальный вход блока запоминании пикового напряжения 8. В интервала времени до следующего импульса (фиг.2 г) это напряжение поступает на первьй 5 и второй 6 делители напряжения для установки опорных напряжений U 5 и U g (фиг.26).

УМНОЖИТЕЛЬ ЧАСТОШ, содержа1ций двухполупериодный выпрямитель, к выходу которого подключены перВЫ& входы первого и второго амплитудных компараторов, вторые входы которых соединены с выходт1и соответственно первого и аторого делителей напряжения, а выходы первого и второго амплитудных компараторов подключены к входам соответственно первого и второго формирователей импульсов, выходы которых подключены к соответствующим входам сумматора, отличающийся тем, что, с целью повышения точности умножения частоты, в него введены последовательно соединенные дифференциатор и третий амплитудный компаратор , выход которого подключен к управляющему входу введенного блока запоминания пикового напряжения, входы первого второго делителей напряжения объединены и подключены к выходу блока запоминания пикового напряжения, сигнальный вход которого объединен с входом дифференциатора и подключен к выходу (Л двухполупериодного выпрямителя, а другой вход третьего амплитудного компаратора является опорным входом умножителя частоты.