Устройство для умножения частоты на код Советский патент 1986 года по МПК G06F7/68 

«

Изобретение относится к области вычислительной техники и может быть использовано в вычислительных системах и системах автоматического упраления для преобразования данных в частотно-импульсном коде.

Целью изобретения является расширение функциональных возможностей за счет обеспечения контроля ,за пра вильносГтью функционирования устройства.

На чертеже показана функциональная схема устройства.

Устройство для умножения частоты на код содержит генератор 1 тактовых импульсов, управляемый делитель 2 частоты, счетчик 3, регист 4, управляемый делитель 5 частоты, выход которого является выходом 6 уройства, информационный вход 7 кото го соединен с входом управления записью регистра 4 и входом обнуления счетчика 3, счетный вход которого сединен с выходом управляемого делителя 2 частоты, управляющие входы кторого соединены с шиной 8 задания коэффициента умножения, информа- ционньй вход управляемого делителя частоты соединен с выходом генератора 1 тактовых импульсов и информационным входом управляемого делителя б частоты, управляющие входы которого соединены с выходами разрядов регистра 4, входы разрядов которого соединены с выходами разрядов счетчика 3. Устройство для умножения частоты на код содержит также триггеры 9 и 10, элементы И 11-14, элемент ИЛИ 15 и элемент с тремя устойчивыми состояниями (по выходу),, выход которого соединен с выходом 17 вида ошибки устройства для умножения частоты на код, входы 7 и -18 начальной установки которого соединены соответственно с первым входом элемента И 11 и первы входом элемента И 13, второй вход которого соединен с прямым выходом триггера 9, выходом 19 наличия ошибки устройства и входом элемента 16 с тремя устойчивьми состояниями (по выходу), другой вход которого соединен со счетным входом триггера 9 и прямым выходом триггера Ю, нулевой вход которого соединен с нулевым входом триггера 9 и выходом эле мента ИЛИ 15, первый вход элемента И 14 соединен с выходом управляемо

делителя 2 частоты, а второй вход элемента И 14 соединен с вторым входом элемента И 11, инверсным выходом триггера 9 и первым входом элемента И 12, выход которого соединен с единичными входами триггеров 9 и 10, второй вход элемента И 12 соединен с выходом переноса счетчика 3.

Устройство для умножения частоты на код работает следующим образом.

Входной частотный сигнал подается на вход 7, а код, на который следует умножить частотный сигнал, подается на шину 8. Каждый импульс на входе 7 обеспечивает по заднему фронту сброс счетчика 3 в нулевое состояние. После этого счетчик 3 начинает заполняться импульсами с выхода управляемого делителя 2 частоты, на вход которого подаются импульсы от генератора 1 тактовых импульсов. Если частота импульсов на выходе генератора 1 тактовых импульсов равна f, то частота импульсов на входе счетчика 3 равна , где N - коэффициент деления управляемого делителя 2 частоты, который определяется кодом, поданным на шину 8. Таким образом, за время между импульсаьот, поступающими на вход 7 в счетчике 3 будет накоплен код К f T/N, где Т - период импульсов на входе 7, . При поступлении следующего

импульса на вход 7 по его переднему фронту код из счетчика 3 переписывается в регистр 4. Управляемый делитель 5 частоты обеспечивает деление частоты импульсов f на К, на выходе 6 устройства формируется сигнал с частотой f-v/K fon Если период импульсов на входе 7 изменяется, то обеспечивается соответствующее изменение и выходного сигнала, однако для нормального функционирования необходимо, чтобы К не превьшало 2, где М - разрядность счетчика 3. Кроме того, период импульсов на входе 7 должен быть больше, чем период импульсов на выходе управляемого делителя 2 частоты. Если эти условия не выполняются, устройство не будет правильно функционировать. Контроль за правильностью функционирования осуществляется следующим образом. В исходном состоянии триггеры 9 и 10 сброшены и на их инверсных выходах сигналы логической единицы. При появлении импульсов на выходе управляемого делителя 2 частоты они проходят на нулевые входы триггеров 9 и 10, подтверждая их состояние. При. поступлении входного импульса по счетному входу переключается триггер 10 от импульса, проходящего через элемент И 11. Если на вход 7 поступят два. импульса, а на выходе управляемого делителя частоты 2 импульсов не будет, триггер 10 установится в нулевое состояние, а триггер 9 в единичное состояние, на выходе 19 появится единичный логический сигнал наличия ошибки, KOTopbtft откроет элемент 16, на выходе которого появится нулевой логический сигнал, свидетельствукяций что частота импульсов на входе 7 выш допустимой. Если частота импульсов на входе 7 меньше допустимой, произойдет переполнение счетчика 3, и импульсом с его выхода переноса будет обеспечена установка триггеров 9 и 10 в единичное состояние, что также приведет к появлению сигнала наличия ошибки на выходе 19, причем вид ошибки в этом случае индицируется в виде единичного логического сигнала на выходе 17.

Возврат устройства в исходное состояние возможен только при подаче импульса на вход 18, что позволяет надежно зафиксировать наличие сбоя в работе устройства. .

Формула изобретения

Устройство для умножения частоты на код, содержащее два управляемых делителя частоты, счетчик, регистр и генератор тактовых импульсов, выход которого соединен с информационными входами первого и второго управляемых делителей частоты, управля- Ю1цие входы первого управляемого делителя частоты соединены с шиной задания коэффициента умножения уст- ройства, а выход подключен к счетному входу счетчика, выходы разрядов кото

рого соединены с входами разрядов регистра, вход управления записью которого соединен с входом обнуления счетчика и информационным входом устройства, а выходы разрядов подключены к управляющим входам второго управляемого делителя частоты, выход которого соединен с информационным выходом устройства, о т л и- ч-ающееся тем, что, с целью расширения функциональных возможностей путем обеспечения контроля за правильностью функционирования устройства, в него введены два триггера, четыре элемента И, элемент ИЛИ и элемент с тремя устойчивыми состо-. яниями, выход которого соединен с выходом вида ошибки устройства, первый вход первого элемента И соединен с

информационным входом устройства, счетный вход первого триггера соединен с прямым выходом второго триггера и первьм входом элемента с тремя устойчивыми состояниями, второй

вход которого соединен с прямым выходом первого триггера и выходом наличия ошибки устройства, выход второго элемента И соединен с .единичными входами первого и второго триггеров,

вход начальной установки устройства подключен к первому входу третьего элемента И, выход которого соединен с первым входом элемента ИЛИ, второй вход третьего элемента И соединен с прямым выходом первого триггера, выход первого управляемого дели- теля частоты соединен с первым входом четвертого элемента И, второй вход которого соединен с вторым входом первого элемента И, инверсным выходом первого триггера и первым входом второго элемента И, второй вход которого соединен с выходом i переноса счетчика, выход четвертого элемента И соединен с вторым входом элемента ИЛИ, выход которого подключен к нулевым входам первого и вто- рого триггеров.

Редактор В. Иванова

Составитель В, Березкин

Техред 3.Палий Корректор А. Обручар

87U/50 Тираж 673Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4

Устройство относится к области вычислительной техники и может быть использовано в вычислительных системах и системах автоматического управления для преобразования данных в частотно-импульсном коде. Целью изобретения является расширение функциональных возможностей путем обеспечения контроля заправильностью функционирования устройства. Устройство содержит генератор тактовых импульсов, два управляемых делителя частоты, счетчик, два триггера, четыре элемента И, элемент ИЛИ и элемент с тремя устойчивыми состояниями (по выходу) 1 ил. 9 ю о Од 00