Ячейка однородной среды Советский патент 1986 года по МПК G06F7/00 

1 1

Изобретение относится к вычислиельной технике и может быть использовано в качестве настраиваемой чейки однородной вычислительной реды.

Цель изобретения - расширение ункциональных возможностей ячейки за счет реализации операций НЕ, разножение сигналов, пересечение сигналов и разрыв цепи.

На фиг. 1 представлена схема чейки; на фиг. 2 - схема настраиваемого логического элемента, на фиг. 3 - схемы состояний ячейки, на фиг. 4 - схема построения однородной среды.

Ячейка (фиг. 1) coдepжIiт настроечные входы 1-5, триггеры 6-10, вход сброса 11, элементы ИЛИ 12, 13, элементы И 14-21, настраиваемый логический элемент 22, настроечные входы 23-26 настраиваемого логического элемента, элементы ИЛИ 27, 28, информационные входы 29, 30 настраиваемого логического элемента, выход 31 настраиваемого логического элемента, информационные входы 32, 33 ячейки, выходы 34, 35 ячейки. Настраиваемый логический элемент 22 (фиг. 2) содержит коммутаторы 36-41, транзисторы 42-44,, резисторы 45-52, положительную 53 и отрицательную 54 шины питания.

Триггеры 6-10 предназначены для запоминания кода настроечного сиг- пала и образуют оперативную память ячейки однородной среды.

Работа элемента 22 (Рц) с перестраиваемой логикой работы описана в табл. 1.

Состояния настроечных входов элемента 22 (Рц) зависят от,состояний настроечных входов 4 (zi,) и 5 (zg) ячейки однородной среды по следующим логическим формулам:

z/,

/ц

zs

ZB

Таким образом, при подаче сигналов на. настроечные входы 4 и 5 ячейки однородной среды при Zi, О и Zg О структура элемента 22 (Р„) настраивается на реализацию логической функции FY (,, , а при подаче сигналов Z ц 1 и Zg О реализуется функция FY т.д. (см. табл. 1).

183782

Триггеры 6, 7 и 8, элементы ИЛИ 12, 13, 27, 28 и элементы И 14-21 образуют схему управления ячейки однородной среды. Они предназначены 5 для управления коммутацией входных информационных сигналов Х,и Х на входы Y, и V ячейки однородной среды. В зависимости от кода настроечных сигналов, подаваемых на входы 10 1 ). 2 (Zj) и 3 (Zj) ячейки, настраиваются цепи передачи сигналов . между информационными входами и выходами ячейки, между информационными входами ячейки и информационны- 15 ми входами элемента 22 (F), между выходами элемента 22 (F) и выходами ячейки.

Работа ячейки однородной среды поясняется табл. 2.

Всего состояний ячейки, при которых она реализует различные виды логических функций, равно шестнадцати.

На фиг. 3 показаны эти состояния ячейки. Внизу каждого состояния изображена комбинация входных настроечных сигналов со следующей упорядоченностью: Zj , Z , Zj , Zj , Z .

Так как в ячейке два информационных входа и два выхода, т. е. количество входов равно количеству выходов, то каждый выход ячейки можно соединить с входом соседней ячейки (например, У с Х соседней ячейки, стоящей справа, у с у соседней ячейки, стоящей внизу) и получить таким образом однородную среду (фиг. 4), где в качестве основного элемента используется данная ячейка.

Формула изобретения

1. Ячейка однородной среды, содержащая элементы И, ИЛИ, причем первьй информационный вход ячейки соединен с первым входом пер-вого элемента И, выход которого соединен с первым входом первого элемента ИЛИ, второй вход .которого соединен с выходом второго элемента И, второй информационный вход ячейки соединен с первым входом третьего элемента И, выход которого соединен с первьм входом второго элемента ИЛИ, второй вход которого соединен с выходом четвертого элемента И, выходы первого и второго элементов ИЛИ соединены соответственно с пер3

вым и вторым выходами ячейки, отличающаяся тем, что, с целью расширения функциональных возможностей за счет реализации операций НЕ, размножение сигналов, пересечение сигналов и разрыв цепи, в нее введены элементы И, 1 ШИ, триггеры и настраиваемый логический элемент, реализующий функции И, ИЛИ, И-НЕ, ИЛИ-НЕ, причем вход сброса ячеки соединен, с нулевыми входами триг- геров, i-й (i 1, 5) настроечный вход ячейки соединен с единичным входом i-ro триггера, прямой выход первого триггера соединен с первым входом третьего элемента ИЛИ и первыми входами пятого и шестого элементов И инверсньй выход первого, триггера содинен с первыми входами четвертого элемента ИЛИ и второго элемента И и вторым входом первого элемента И, прямой выход второго триггера соединен с вторым входом третьего элемента И, инверсньш выход второго триггера соединен с вторыми входами третьего и четвертого элементов ИЛИ и первым входом четвертого элемента И, прямой выход третьего триггера соединен с вторыми входами четвертого и шестого элементов И и третьими входами первого и третьего элементов И, инверсный выход третьего триггера соединен с первыми входами седьмого и восьмого элементов И и вторыми входами второго и пято го элементов И, прямой и инверсный выходы четвертого триггера соединены соответственно с первым и вторым настроечными входами настраиваемого логического элемента, третий и четвертый настроечные входы которого соединены соответственно с прямым и инверсным выходами пятого триггера, первый информационньй вход ячейки соединен с третьим входом четвертого элемента И и вторым входом седьмого элемента И, третий вход которого соединен с вькодом третьего элемента 1ШИ, второй информационный вход ячейки- соединен с третьим входом шестого элемента И и вторым входом восьмого элемента И, третий вход которого соединен с выходом четвертого элемента ИЛИ, выходы седьмого и восьмого элементов И соединены соответственно с первым и вторым информационными входами настраиваемого логического элемента, выход которого соединен- с третьими

18.178Л

входами второго и пятого элементов И.

2, Ячейка по п.,1, о т л и ч а ю- г щ а я с я тем,, что настраиваемый логический элемент содержит транзисторы, резисторы, и шесть коммутаторов, причем первьп информационный вход настраиваемого логического эле0 мента соединен с первым выводом первого резистора, второй вывод которого соединен с базой первого транзистора и первым выводом второго резистора, второй вывод которого сое5 с первьп-ш выводами третьего и четвертого резисторов, положительной Ш1НОЙ питания, информационным входом первого коммутатора, эмиттером второго транзистора и эмиттером

Q третьего транзистора, база которо- го соединена с вторым выводом третьего резистора и первым выводом пятого резистора, второй вывод которого соединен с вторым информационным

5 входом настраиваемого логического элемента, первьй настроечньй вход которого соединен, с управляющим входом второго коммутатора и управляющим входом первого коммутатора, выход которого соединен с эмиттером первого транзистора и информационным входом третьего коммутатора, управляющий вход которого соединен с вторым настроечным вхо дом настраиваемого логического

элемента, вькод третьего коммутатора соединен с коллектором третьего транзистора и выходом второго коммутатора, информационный вход которого соединен с коллектором первого транзистора, информационными входами четвертого и пятого коммутаторов и первым выводом шестого резистора, второй вывод которого соединен с отрицательной шиной питания и первым выводом седьмого резистора, второй вывод которого соединен с информационным входом шестого коммутатора и коллектором второго транзистора,

0 база которого соединена с вторым выводом четвертого резистора и первым выводом восьмого резистора, второй вывод которого соединен с выходом четвертого коммутатора, уп5 равляющий вход которого соединен с управляющим входом шестого коммутатора и третьим настроечным входом настраиваемого логического элеменГ

0

5

та, четвертый настроечный вход кото-соединен с выходом шестого коммутарого соединен с управляющим входомтора и выходом настраиваемого логипятого коммутатора, выход которогоческого элемента.

Таблица

Таблица 2

Y Х X

л. л О

YV X, + Х

Y, X, + X,

Продолжение табл. 2

Примечание, В табл. 2 обозначено: X - любое состояние входа

ячейки (О, 1),

Продолжение табл. 2

11Q2

Л

23

29

(рх/

)fj Л О-( Hjо

00000

OJQOO

х,о

Хг Дч У О-(

юооо

X,

У{

1JOOO

X, Xd-(

г 00001

OWU1

Х«1

Г 0001

tioot

у,

100W

now

10011

пап

УгЬ

КХ100

УгЬ

XXIOf

гО XX 111

Редактор М.Бандура

Составитель А.Федоров

Техред т.Дубинчак Корректор.Г.Решетник

1132/56 Тираж 673 Подписное ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4