Ячейка однородной вычислительной среды Советский патент 1979 года по МПК G06F7/00 

(54) ЯЧЕЙКА ОДНОРОДНОЙ ВЫЧИСЛИТЕЛЬНОЙ СРЕДЫ

.,1

, Изобретение относится к области вычисли. тельной техники и прегщазначено для использо вания в качестве ячейки однородных вычислительных сред (ОВС).

Известна ячейка однородной вычислительной среды с переменной структурой настройки, содержащая схемы И, выбора направлений передачи возбуждения, регистра сдвига, устройство хранения информации, логический элемент, схемб1 совпадения и схемы Логическая равнозначность, входы которых подключены соответственно к части входов и выходов устройства хранения информации, выходьг схем Логическая равнозначность подключены ко входам схемы совпадения, подсоединенной своим ,вь1ходом ко входу триггера активности, выход которого подключен к управляющему входу ло.гического элемента, управляющий вход схемы совпадения подключен к источнику управляющих сигналов 1.

Недостатком такой ячейки является небольшой набор реализованных функций, что приводит к значительным затратам оборудования.

/необходимого для настройки ОВС на решение задач...

Наиболее близким техническим решением к данному изобретению является ячейка однол родной вычислительной среды, содержащая . арифметико-логический элемент, регистр команд, дещцфратор, входы которого подключены к первой группе выходов регистра команд, элемент задержки, два коммутатора входов и четыре коммутатора выходов, причем настроечные входы регистра команд соединены с настроечными входами ячейки, настроечный вход регистра команд соединен с настроечным выходом ячейки, первый управляющий выход регистра команд соединен с первым входом первого элемента задержки, второй вход которого подклкмен к выходу арифметико-логического элемента, управляющий вход которого соединен с выходом дешифратора, а первый и второй информационный входы . подключены к вбгходам первого и второго коммутаторов входов, соедине1Пп 1Х своими входами с четырьмя информационными входами ячейки, управляю-. щие входы коммутаторов входов соединены СО вторым управляющим выходом регистра ко манд, выход первого элемента задержки соединен с нервыми входами коммутаторов выходов, выходы которых подключены к выходам ячейки 2. Кроме того, ячейка содержит блок координатной выборки ячейки, входы которого подключены к горизонтальной и вертикальной координатным шинам выборки ячейки. Недостатками зтой 5гчейки являются сложНость из-за значительного набора функций, маЬая надежность, обусловяенная сложностью/схемы, и малая производительность. Целью изобретения является повыше1ше быстродействия ячейки ОВС. Это достигается тем, что в предлагаемую ячейку введены третий коммутатор входа, два злемента эадержки, причем ъхощи третьего ко мутатора входа соединень с информационными входами ячейки, выход третьего коммутатора входа соединен с входом второго злемента за держки, управляющий вход которого подклю чен к третьему управляющему выходу регистра команд, а выход соединен со вторыми входами коммутаторов выходов и с входом третьего злемента задержки, выход которого соединен с третьими входами коммутаторов выходов, управляющие входы которых соединены со вторыми и четвертыми управляющими выходами регистра команд, входы адресов уп равления вторым злементом задержки которого соединены с выходами адресов хранения констант. На фиг. I представлена предлагаемая ячейка ОВС; на фиг. 2 - фрагмент вычислительной среды с ячейкой, где показаны арифметико-логический злемент 1, злемент задержки 2, регистр команд 3, дешифратор 4, два коммутатора входов 5, 6, четыре коммутатора выходов 7-10, цепь закольцовки 11 части регистра команд 3, цепь транзита, включающая третий коммутатор входа 12, два злемента за держки 13, 14 информадаонные входы ячейки 15-18, выходы ячейки 19-22, первая груп йа выходов регистра команд 23, первый управляющий выход регистра команд 24, управляющие выходы регистра команд 25 и 26, настроечнь1ё входы ячейки 27, 28, настроечный выход ячейки 29. Устройство работает следующим образом. Перед началом решения задачи производитСЯ запись команда в регистр команд 3. Код команды вводится через настроечный вход ячейки 27 последовательно разряд за ра рядом в регистр команд 3 по сигналу разрешения ввода программы, подаваемому на настроечный вход 28.. Настроечнь1й выход ячейки 29. обеспечивает возможность последовательного соединения 6 4 регистров команд 3 в ОВС. По окончании CHI нала, разрешающего ввод программы, код команды запоминается в регистре команд 3, в результате чего с зтого момента времени ячейка переходит в режим выполнения операций. Дешифратор 4 (схемы И), вход которого соединен с регистром команд 3, а выход - с арифметико-логическим злементом 1, настраивает его на выполнение операции согласно коду операций в первой группе выходов регистра команд 23. При наличии логической Г на первом JTIравляющем выходе регистра команд включается злемент задержки 2. При наличии логического О информация свыхода арифметико-логического злемента 1, минуя злемент задержки 2, поступает через коммутаторы выходов 7, 8, 9, 10 на выходы ячейки 19, 20, 21, 22. Через управляющие выходы регистра команд 25, 26 осуществляется набор направлений приема и вьщачи информации ячейкой по операционной цепи (арифметико-логический злемент I, злемент задержки 2) и Цепи транзита, обеспечивая таким образом их независимое один от другого управление и работу. Цепь транзита, работая автономно от операционной сети, осуществляет передачу информации через злементы задержки 13, 14, с входов ячейки 15,, 16, 17, 18 на ее выходы 19, 20, 21, 22. , Таким образом, в зтом режиме работы ячейка может выполнять функции с задержкой вьщачи информации или без задержки ее и независимо передавать информацию с задержкой на один разряд или на два разряда в цепи транзистора. , При выполнении ячейкой ОВС операции генератор констант сигнал с дешифратора 4 включает цепь закольцовки II (схема И-И.Г1И) и отключает операционную цепь ячейки ОВС и коммутаторы входов 5, 6, 12. Константа с вывода команд 3 по цепи закольцовки 11 циркулирует в разрядах регистра команд 3 и одновременно, последовательно через равные интервалы времени, определяемые длиной слова константы, поступает через злемент задержки 13 и цепь транзита на выходы ячейки 19, 20, 21, 22. Для определения эффективности предлагаемой ячейки ОВС были изготовлены контрольные программы последовательного умножения восьмиразрядных слов. Для предлагаемого варианта ячейки программа умножения занимает 32 ячейки среды (прямоугольник 8x4). Для варианта ячейки - прототипа программа умножения занимает 64 ячейки среды (прямоугольник 16 X 4), т.е. количество ячеек расходуется в два раза больше. Предлагаемый вариант ячейки позволяет . повысить производительность в четыре раза за счет одновременного выполнения четырех независимых операций (транзита, логического сложения, сдвига на один разряд наряду с операциями, выполняемыми арифметико-логическим элементом), а следовательно, существенно порысить эффективность использования среды за счет сокращения числа ячеек, используемых дл рещения задач. Формула изобретения Ячейка однородной вычислительной среды, содержащая арифметико-логический элемент, регистр команд, дешифратор, входы которого подключены к первой группе выходов регистра команд, элемент задержки, два коммутатора входов и четыре коммутатора выходов, приЧём настроечные входы регистра команд соединены с настроечными входами ячейки, настроечный выход регистра команд соединен С настроечньпй выходом ячейки, первый управляющий выход регистра команд соединен с первым входом первого элемента задержки, второй вхо которого Подключен к выходу арифметико-лог ческого элемента,управляющий вход которого соединен с выходом дешифратора, а первый и второй информационные входы подключены к выходам первого и второго коммутаторов входов, соединенных своими входами с четырьмя информащюнными входами ячейки, у1фавляющие входы коммзтаторов входов соединены со вторым управляющим выходом ретистра команд, выход первого элемента задержки соединен с первыми входами коммутаторов выходов, выходы которых подключены к выходам ячейки, отличающаяся тем, что; с целью повышения быстродействия ячейки, в нее введены третий коммутатор входа, два элемента задержки, причем входы третьего коммутатора входа соединены с информациошшми входами ячейки, выход третьего коммутатора входа соединен с входом второго элемента задержки, управляющий вход которого подключен к третьему управляющему выходу регистра команд, .а выход соединен со вторыми входами коммутаторов выхода и с входом третьего элемента задержки, выход которого соединен с третьими входами коммутаторов выходов, управляющие входы которых соединены со вторым и четвертым управляющими выходами регистра команд, входы адресов управления. вторым элементом задержки которого соединены с выходами адресов хранения константИсточники информации, принятые во внимание при экспертизе 1. Авторское свидетельство СССР N° 314203, кл. G Об F 7/00, 1973. 2. Автоматика и вычислительная техника, № 3, 1975, с. 10-17.