Устройство для цифровой индикации Советский патент 1986 года по МПК G09G3/04 

Изобретение . относится к автоматике и вычислительной технике и может быть использовано в устройствах вывода и отображения цифровой информации.

Цель изобретения - упрощение схемы устройства.

На чертеже представлено предлагаемое устройство.

Устройство содержит генератор 1 импульсов, распределитель 2 импульсов, блок 3 памяти, первый дешифратор 4 (символов), ВТО- рой дешифратор 5 (запятой и знака), элементы 6 индикации, первый регистр 7, второй регистр 8 (знака и запятой) и RS-триггер 9. На первом этапе осуществляется запись входной информации поразрядно в блок 3 памяти, работой которого управляют последо- вательно соединенные генератор 1 и распределитель 2 импульсов.

На втором этапе происходит считывание информации с блока 3 памяти и отображение ее на элементах б индикации. Устройство на этом этапе работает следующим образом.

Первый импульс с распределителя 2 импульсов, работой которого управляет генератор 1 импульсов, поступает параллельно на блок 3 памяти, на выходе которого появляется ранее записанная информация о знаке отображаемого числа, которая поступает на вход дещифратора 5 запятой и знака, на S-вход RS-триггера 9, устанавливая триггер в исходном состояние, на регистр 8, второй вход которого соединен с выходом дешифратора 5 запятой и знака, а выход подключен к информационному элект роду старшего разряда элементов 6 индикации и на управляющий электрод старшего разряда элементов 6 индикации. Если величина знака отрицательная, то в старшем разряде элементов 6 индикации отображается знак «-.

Следующим импульсом, поступающим с распределителя 2 импульсов, на выходе блока 3 памяти выставляется значение величины старшего разряда результата, записанно- го ранее в блок 3 памяти. Это значение через дешифратор 4 символов преобразуется в код управления элементами 6 индикации. Этот же импульс с распределителя 2 импульсов через элемент И-ИЛИ-НЕ регистра 7 поступает на управляющий электрод второго разряда элементов 6 индикации, в результате чего на элементах б индикации отображается значение величины старшего разряда результата.

Отображение последующих разрядов про- исходит аналогично предыдущему.

0

0

5

o

Как только на выходе блока 3 памяти по- является код разделительной запятой, через дешифратор 5 запятой и знака срабатывает RS-триггер 9, в результате чего следующий импульс с распределителя 2 импульсов поступает через элемент И-ИЛИ-НЕ регистра 7 на управляющий электрод предыдущего разряда элементов б индикации. Одновременно с этим дешифратор 5 запятой и знака запрещает работу дещифратора 4 и подает импульс на информационные электроды элементов 6 индикации, в результате чего в соответствующем разряде элементов б индикации отображается значение величины данного разряда совместно с запятой.

Отображение следующих разрядов индикации происходит аналогично описанному процессу, только сдвигается относительно начала на один разряд. При появлении на выходе распределителя 2 импульсов N-ro импульса, (где N - число разрядов индикации), он обнуляется и весь процесс этапа отображения повторяется сначала.

В предлагаемом устройстве значительно сокращены аппаратные затраты и уменьшено количество связей.

Формула изобретения

Устройство для цифровой индикации, содержащее последовательно соединенные генератор импульсов, распределитель импульсов и блок памяти, первый дешифратор, выходы которого соединены с информационными электродами элементов индикации, кроме первого, управляющие электроды которых соединены с выходами первого регистра, отличающееся тем, что, с целью упрощения схемы, оно содержит последовательно соединенные второй дешифратор и второй регистр и RS-триггер, выходы которого соединены с одними входами разрядов первого регистра, другие входы которых соединены с выходами распределителя импульсов, кроме первого, вход блока памяти соединен с информационными входами дешифраторов, второй выход второго дещифратора соединен с R-входом триггера, со стробирую- щим входом первого дешифратора и шиной запятой элемента индикации, первый выход распределителя соединен с S-входом RS-триггера, с управляющим входом второго регистра и управляющим электродом первого элемента индикации, информационный электрод которого соединен с выходом регистра.

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах вывода и отображения цифровой информации. Целью изобретения является упрощение устройства. Для этого в него введены второй дешифратор, второй регистр и RS-триггер. При появлении на выходе блока памяти кода разделительной запятой через дешифратор запятой и знака срабатывает триггер, в результате чего следующий импульс с распределителя импульсов поступает через элемент И-ИЛИ-НЕ регистра на управляющий электрод предыдущего разряда элементов индикации. Одновременно с этим дешифратор запятой и знака запрещает работу дешифратора и подает импульс на информационные электроды элементов индикации, в результате чего в соответствующем разряде элементов индикации отображается зна- чение величины данного разряда совместно с запятой. 1 ил. to ю со tc СХ)