Аналоговое запоминающее устройство Советский патент 1986 года по МПК G11C27/00 

1 1

ИзоОрегение относится к автоматике и вычислительной технике, в частности к технике аналоговых запоминающих устройств, и может быть использовано в устройствах обработки информации.

Целью изобретения является повышение точности устройства.

На чертеже представлена функциональная схема предложенного устройства.

Устройство содержит ключи 1 и 2, накопительные элементы на конденсаторах 3 и 4, пассивные элементы на резисторах 5-9, шины 10 и 11 управления, шину 12 нулевого потенциала, операционный усилитель 13.

Устройство работает следукицим образом.

Напряжение на выходе операционного усилителя 5 равно:

223308 .

13, увеличивают стабильность сохранения выходного сигнала.

При подаче управляющего сигнала на шину 11 ключ 2 открывается и сиг- 5 нал с выхода усилителя 13 поступает на выход устройства.

Резистор 6 служит для точной настройки, чем достигается выполнение соотношения и,, U,

10

15

20

Чых aл1 В предложенном устройстве аовьш1е- ние точности достигнуто за счет устранения инвертирования входного сигнала и за счет устранения интегрирования входного сигнала на накопительных элементах.

Формула изобретения

Аналоговое запоминающее устройство, содержащее первый накопительный элемент на первом конденсаторе, одна i из обкладок которого соединена с ши-ной нулевого потенциала, другая обкладка первого конденсатора соединена с инвертирующим входом операционного усилителя, первый ключ, информационный вход которого является входом устройства, управляющий вход первого ключа соединен с первой шиной управления, отличающее- с я тем, что, с целью повьш1ения точности устройства, в него введены второй накопительный элемент на втором конденсаторе, пассивные элементы на резисторах и второй ключ, выход которого является выходом устройства, управляющий вход второго ключа соединен с второй шиной управления, информационный вход второго ключа соединен с выходом операционного усилителя и с одним из выводов первого резистора, другой вывод которого соединён с первым выводом второго резистора, второй вьгоод второго резистора соединен с одним из выводов третьего резистора, другой вывод которого соединен с инвертирующим входом операционного усилителя, неинвертирующий вход которого соединен с выходом первого ключа и с одним из выводов четвертого резистора, другой вывод которого соединен с одной из обкладок второго конденсатора, другая обкладка второго конденсатора соединена с одним из выводов пятого резистора и с шиной нулевого потенциала, другой вывод пятого резистора соединен с третьим выводом втооого резистора.

и,

KCUg., - и 0.2),

Выл где К - коэффициент усиления операционного усилителя 13, напряжение на его неинвертирующем входе,

UBXJ напряжение на его инвертирующем входе.

При условии и 6X1 i

R5 + 2R6 + R7 + Р9 R5 R6 + R7

Для реального усилителя, имеющего К (20 - 50)-10 , необходимо чтобы соотношение резисторов R5, R6, R7 и R9 было также равно этому эна- чению.

При поступлении управляющего сигнала на шину 10 ключ 1 открывается и напряжение со входа устройства поступает через этот ключ на неинвер тируияций вход усилителя 13 и через резистор 8 на конденсатор 4. Резистор 8 служит для уменьшения токовой нагрузки на ключ 1.

При этом конденсатор 4 заряжается до напряжения Ug . Конденсатор 3 подключен к выходу устройства через резисторы 7, 6 и 5, которые совместно в переходный период уменьшают коэффициент обратной связи усилителя 13. Благодаря этому достигается и увеличение быстродействия устройства. Кроме того, разряды конденсаторов 3 и 4, действуя на противофазные входы операционного усилителя

Резистор 6 служит для точной настройки, чем достигается выполнение соотношения и,, U,

5

0

5

0

5

0

5

0

5

Чых aл1 В предложенном устройстве аовьш1е- ние точности достигнуто за счет устранения инвертирования входного сигнала и за счет устранения интегрирования входного сигнала на накопительных элементах.

Формула изобретения

Аналоговое запоминающее устройство, содержащее первый накопительный элемент на первом конденсаторе, одна i из обкладок которого соединена с ши-ной нулевого потенциала, другая обкладка первого конденсатора соединена с инвертирующим входом операционного усилителя, первый ключ, информационный вход которого является входом устройства, управляющий вход первого ключа соединен с первой шиной управления, отличающее- с я тем, что, с целью повьш1ения точности устройства, в него введены второй накопительный элемент на втором конденсаторе, пассивные элементы на резисторах и второй ключ, выход которого является выходом устройства, управляющий вход второго ключа соединен с второй шиной управления, информационный вход второго ключа соединен с выходом операционного усилителя и с одним из выводов первого резистора, другой вывод которого соединён с первым выводом второго резистора, второй вьгоод второго резистора соединен с одним из выводов третьего резистора, другой вывод которого соединен с инвертирующим входом операционного усилителя, неинвертирующий вход которого соединен с выходом первого ключа и с одним из выводов четвертого резистора, другой вывод которого соединен с одной из обкладок второго конденсатора, другая обкладка второго конденсатора соединена с одним из выводов пятого резистора и с шиной нулевого потенциала, другой вывод пятого резистора соединен с третьим выводом втооого резистора.

Изобретение относится к автоматике и вычислительной технике, в частности к технике аналоговых запоминающих устройств, и может быть использовано в устройствах обработки информации. Цель изобретения - повышение точности устройства, которая достигается введением второго накопительного элемента на втором конденсаторе, пассивных элементов на резисторах и второго ключа. Устройство содержит ключи (К), накопительные элементы на конденсаторах, пассивные элементы на резисторах (Р), пшны управления, шину нулевого потенциала и операционный усилитель (ОУ). Информационный вход первого К является входом устройства, управляющий его вход соединен с первой пшной управления, выход первого К соединен с одним из входов ОУ, выход которого соединен с информационным входом второго К. Управляющий его вход соединен с второй шиной управления, а выход - является выходом устройства. Одни из обкладок конденсаторов соединены с шиной нулевого потенциа- ла„ Первый, второй и пятый Р включены последовательно, причем один из выводов первого Р соединен с выходом ОУ, а один из выводов пятого Р соединен с шиной нулевого потенциала. Один из в ыходов второго Р соеди-. нен с одним из выходов третьего Р, другой вывод которого соединен с вторым входом ОУ и с другой обкладкой первого конденсатора. Другая обкладка второго конденсатора соединена через четвертый Р с первым входом ОУ« 2 ил. « д Ь5 ро : X)

Составитель А.Воронин Редактор С.Патрушева Техред Л.Олейник Корректор Г.Решетник

Заказ 1721/56 Тираж 543Подписное

ВНИИПИ Государственного коьмтета СССР

по делан изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4