Система связи с многоосновным кодированием Советский патент 1986 года по МПК H04J13/00 

Изобретение относится к технике связи, а именно к системам передачи информации .с ограниченным частотным и энергетическим потенциалом.

Цель изобретения увеличение скорости передачи информации.

На фиг. 1 изображена структурная электрическая схема передающей части системы связи с многоосновным кодированием; на фиг. 2 - структурная электрическая схема приемной части систе№1 связи с многоосновным кодированием.

Система связи с многоосновным кодированием содержит источник I сигналов, блок 2 дифференциального коди- рЬвания, преобразователь 3 сигналов формирователь 4 коммутирукщих последовательностей, генератор 5 несущей частоты, блок 6 упр авления сдвигом фаз, фазовый модулятор 7, усилитель 8 мощности, генератор 9 . тактовых импульсов, делитель 10 частоты, блок 11 раздельного дрфферен- циального кодирования, блок 12 предварительного усиления и селекции, многоканальный коррелятор 13, блок 14 выбора максимального сигнала, первый дешифратор 15, блок 16 восстановления кодовых комбинаций, блок 17 восстановления несущей частоты, формирователь 18 опорных сигналов, второй дешифратор 19, блок 20 синхронизации, приемник 21 сигналов, блок 22 раздельного относительного декодирования.

Система связи с многоосновным кодированием работает следующим образом.

Последовательность двоичных сиьг- волов (фиг.1) с выхода источника

Iсигналов поступает в блок 2 дифференциального кодирования и в блок

I1раздельного дифференциального кодирования. В блоке 2 дифференциального кодирования осуществляется преобразование двоичных данных в новую последовательность двоичных символов взаимообусловленного вида. Эта последовательность символов поступает в преобразователь 3 сигналов С выхода преобразователя 3 сигналов (в параллельном коде) эта /после- до вател ьность двоичных символов поступает на формирователь коммутирующих последовательностей, на другой вход которого поступают импульсы с выхода делителя 10 частоты.

233852

формируемые из тактовой частотЕ) путем ее деления на четыре. Форми- . рователь 4 коммутирующих последовательностей анализирует четырех5 разрядные комбинации, если поступила комбинация нечетного типа (по количеству единиц или нулей), то на выходе формирователя 4 коммутирующих последовательностей формиto руется сигнал признака Нечет,

который поступает в блок 2 раздельного дифференциального кодирования. Из сигнала Нечет формируются в формирователе 4 коммутирующих послеJ5 довательностей коммутирующие последовательности, соответствующие несущему колебанию типа coscOjt и . Эти коммутирующие последовательности используются для управления сдвигом

20 фазы несущего колебания и для разделения исходного потока данных, поступающего на вход блока 11 раздельного дифференциального кодирования. В блоке 11 раздельного диффе25 ренциального кодирования осуществ- ляется задержка последовательности двоичных символов, поступакяцая с выхода источника 1 сигналов, задержка необходима для- согласования сиг-

2 налов с выхода формирователя 4 KOtf мутирующих последовательностей с информационной последовательностью двоичных символов, так как в преобразователе 3 сигналов преобразованная последовательность символов задержана на четыре такта. Затем задержанная последовательность двоичных символов в блоке 11 раздельного дифференциального кодирования делится на две последовательности при помощи коммутирующих последовательностей с последующим кодированием относительным (дифференциальным) методом информационных символов раздельно по двум идентичным каналам. Полученные две последовательности суммируются в одну последовательность двоичных символов. Причем эта последовательность состоит из набора 16-ти четырехразрядных комбина-

5 ций: 8 комбинаций четного типа и 8 комбинаций нечетного типа. Сигнал признака Нечет, задержанный на три такта, осуществляет преобразование нечетных четырехразрядных ком55 бинаций в четные путем инверсии четвертого разряда нечетных комбинаций. Таким образом, на выходе блока о 11 раздельного дифференциального

35

40

кодирования формируется последовательность двоичных СИМ1ЮЛОВ, СОСТОЯщая из набора 8 биортогональных четных четырехразрядных комбинаций, соответствующих несущему колебанию типа cos Wo t и sin сОд t. Этими выходными сигналами в фазовом модуляторе

7осуществляется фазовая модуляция Hecyniero колебания, прошедшего дополнительную обработку в блоке 6 управления сдвигом фаз. Результирующий сигнал усиливается в усилителе

8мощности и подается в линию связи к приемной стороне.

На приемной стороне (фиг. 2) приходящий сигнал сначала поступает на блок 12 предварительного усиления и . селекции. Затем из принятого сигнала в блоке I7 восстановления несущей частоты и блоке 20 синхронизации выделяются синхропараметры - несущая частота, тактовая частота следования двоичных символов и цикловая частота следования комбинаций. На основе выделенных несущих, тактовых и цикловых частот в формирователе 1В опорных сигналов формируются копии пере- даваеьь1х сигналов (опорные колебания), которые поступают в канал выделения информации. Основным элементом этого канала является многоканальный коррелятор 13, который вычисляет свертки принимаемого сигнала со всеми копиями (время интегрирования , где Tg - время, отводимое на передачу каждого бита) и результаты вычисления кор- реляционных интегралов в моменты времени , где ,2,..., чисо которых естественно совпадает с числом отличающихся сигналов, подаются на параллельные входы блока 14 и.1бора максимального сигнала. На дном из выходов блока 14 формируется нормированный сигнал, фиксируюий номер канала, на выходе которого принимаемый сигнал дает максимальный выходной эффект. Сигналы с выхоов блока 14 выбора максимального сигнала поступают на первый дешифраор 15 и второй дешифратор 19. Задаей первого дешифратора 15 является реобразование нормированного им- ульсного сигнала на выходе блока 14 в соответствующую этому выходу етырехразрядную комбинацию (комбинаию типа чет). Вторбй дешифратор 19 при этом на основе анализа реше-

233854

НИИ, принятых на текущем и предыдущем интервалах, определяет, относятся ли эти решения к несущей одного типа (sinOgt или cos ) или к не- 5 сущим разных типов (sinco t и cosui t либо coscOgt и sincOjjt), и формирует на этой основе на своем выходе признак (импульс) принадлежности принятой текущей комбинации к комбинациям

to типа нечет, а также коммутирующие последовательности, которые поступают на соответствующие входы блока 22 раздельного относительного декодирования. Отсутствие импульса на

15 выходе второго дешифратора 19 соответствует приему комбинации типа чет.

На завершающем этапе обработки в блоке 16 восстановления кодош 1х

2Q комбинаций на основе выходньг: сигналов первого дешифратора 15 и второго дешифратора 19 формируется восстановленная комбинация, которая в последовательном коде поступает

5 на вход блока 22 раздельного относительного декодирования, где осуществляется разделение этой последовательности двоичных символов на две при помощи коммутирующих

Q последовательностей дпя раздельного декодирования и окончательного воспроизведения принятой двоичной информации с последующей выдачей ее приемнику 21 сигналов.

35

Формула изобретения

Система связи с многоосновным кодированием, содержащая на передающей стороне последовательно соединенные источник сигналов, блок дифференциального кодирования, преобразователь сигналов и формирователь коммутирующих последовательностей, последовательно соединенные генератор несущей частоты, блок угфавления сдвигом фаз, фазовый модулятор и усилитель мощности, а также генератор тактовых импульсов и делитель частоты, причем выход источника сигналов соединен с входом генератора тактовых импульсов, выход которого соединен с управляющими входами блока дифференциального кодирования, преобразователя сигналов и делителя частоты, выход делителя частоты соединен с управляющим входом формирователя

коммутирующих последовательностей, информационные выходы которого соединены соответственно с информационными входами блока управления сдвигом фаз, на приемной стороне система содержит последовательно соединенные блок предварительного усиления и селекции, многоканальный коррелятор, блок выбора максимально-. го сигнала, первый дешифратор и блок восстановления кодовых комбинаций, а также блок восстановления несущей частоты, формирователь опорных сигналов, второй дешифратор, блок синхронизации и приемник сигналов, причем вход блока восстанов- ления несущей частоты соединен с выходом блока предварительного усиления и селекции и первым входом блока синхронизации, первый выход которого соединен с управляющими входами многоканального коррелятора, блока выбора максимального сигнала,первого дешифратора, второго дешифратора и первым управляющим вхбдом формирователя опорных сигналов, второй выход блока синхронизации соединен с вторым управляющим входом формирователя опорных сигналов и первым управляющим входом блока восстановления кодовых комбинаций, первый и второй выходы блока восстановления несущей частоты соединены соответственно с третьим управляющим входом формирователя опорных сигналов и вторым входом блока синхронизации, выход формирователя опорных сигналов соединен с вторым входом многоФиг. 1

0

канального коррелятора, а выход блока выбора максимального сигнала соединен с информационным входом второго дешифратора, выход которого соединен с вторым управляющим входом блока восстановления кодовых комбинаций, отличающая- с я тем, что, с целью увеличения скорости передачи информации, на передающей стороне введен блок раздельного дифференциального кодирования, сигнальный вход которого соединен с выходом формирователя коммутирующих последовательностей,прямой и 5 инверсный выходы которого соединены соответственно с коммутирующими входами блока раздельного дифференциального кодирования, информационный вход которого соединен с выходом источника сигналов, выход генератора тактовых импульсов соединен с синхронизирующим входом блока раздельного дифференциального кодирования, выход которого соединен с вторым входом фазового модулятора, на приемной стороне введен блок раздельного относительного декодирования, выход которого подключен к входу приемника сигналов, а выход блока восстановления кодовых комбинаций соединен с информационным входом блока раздельного относительного декодирования, управляющий, первый и второй коммутирующие входы которого соединены соответственно с вторым выходом блока синхронизации, первым и вторым дополнительными выходами второго дешифратора.

0

5

0

d

фиг Z

Изобретение относится к технике связи, к системам передачи информации с ограниченным частотным и энергетическим потенциалами. Увеличивается скорость передачи информации. Система содержит на передаю-, щей стороне источник сигналов, блок дифференциального кодирования, преобразователь сигналов, формирователь коммутирующих последовательностей, генератор несущей частоты, блок .управления сдвигом фаз, фазовый модулятор, усилитель мощности, генератор тактовых импульсов, делитель частоты, блок раздельного дифференциального кодирования (БРДК). На приемной стороне блок предварительного усиления и селекции, многоканальный корреля- тор, блок выбора максимального сигнала, два дешифратора, блок восстановления кодовых комбинаций, блок восстановления несущей частоты, формирователь опорных сигналов, блок синхронизации, приемник сигна лов, блок раздельного относительного декодирования (БРОД). Скорость увеличивается введением на передакг- щей части БРДК, а на приемной части БРОД. 2 ил. 9 ГО tc со 00 с ел