Устройство для синхронизации группы преобразователей Советский патент 1986 года по МПК H02M7/00 

с фазовыми детекторами 29 - 31, логические элементы 2И, распредеолители импульсов 19 - 21, служащие для подключения к блокам импульсно-фазового управления, а также дополнительно введенные ключи 10 - 12 и логические элементы ИЖ, 2И, ЗИЛИ. Все элементы устройства соединены между собой таким образом, что синхронизация обеспечивается путем контроля за работой ЗГ. При этом постоянно один из ЗГ

1

Изобретение от носится к электротехнике и может быть использовано в системах резервного электроснабжения со статическими преобразователями,

Целью изобретения является повышение надежности.

На фиг. 1 и 2 приведены функциональные схемы.

Устройство для синхронизации груп пы из IN преобразователей, в которой N-3, содержит (фиг. 1-) логические блоки 1 - 3 управления режимами синхронизации, задающие генераторы соединенные первыми выходами с бло- ками 7-9 контроля частоты, ключи 10 - 12,, выходы ключей 10 - 12 соединены с входами логических блоков 1 - 3 5 а управляющие входы ключей - с первыми выходами блоков 1-3, элементы 13 - 15, 2И, элементы 16 - 18 ЗРШИе первые входы которых соединены с выходом элемента 13 2И, вторые входы - с выходом элемента 14 2И третьи входы - с выходом элемен- та 15 2И, выходы элементов 16-18 ЗИЛИ соединены с входами распределителей 19-21 импульсов блоков уп- . равления преобразователями, элементы 22 24 2И, соединенные первыми входами с первыми выходами блоков 1-3, элементы 25 - 27 ЗИЛИ, входы каждого иэ которых соединены с тремя последовательными выходами распределителей 19 - 21 j элемент 28 ЗИЛИ, входы которого соединены с выходами элементов 22 - 24 2И, фазо- вы й детекторы 29 - 31, соединенные одними входами соответственно с выработает в режиме ведущего, а другие - в режиме ведомых. В случае отказа в работе ведущего ЗГ обеспечивается перевод одного из ведомых ЗГ в ре:ким ведущего. При отказе в работе последнего ЗГ формируется сигнал Полньй отказ системы синхрониза- 1дни. За счет придания устройству свойств отказоустойчивости без применения дополнительных резервных ЗГ повышается на,дежность. 2 ил.

2

ходс1ми элементов 25 - 27 ЗИЛИ и вторыми входами элементов 22 - 24 2И, а вторыми входами - с выходом элемента 28 ЗИЛИ, и блоки 32-34 подстройки частоты генераторов, соединенные входами с выходами фазовых детекто ров |, а выходами - с входами управления частотой задающих генераторов 4-6. Кроме того, устройство содержит элемент 35 ЗИ, входы которого соединены с выходами блоков 7-9, а выход предназначен для подключения цепи индикации сигнала Полный отказ системы синхронизации.. Каждый логический блок 1-3 содержит (фиг, 2) элемент 36 ЗИЛИ, элемент 37 НЕ, первый и второй элементы 38 и 39 И, элемент 40 задержки, первый и второй элементы 41 и 42 2ИЛИ, первьм и второй формирователи 43 и 44 импульсов и КЗ-триггер 45, один вход элемента 36 ЗИЛИ является входом блока, предназначенным для подключения цепи сигнала включения задающего генерато ра в режим ведущего по внешнему сиг- налУэ второй вход этого элемента сое динен через элемент 40 задержки с выходом элемента 39 И, третий вход элемента 36 ЗИЛИ соединен с выходом элемента 38 И, выход элемента 36 ЗИЛИ через формирователь 43 импульсов соединен с входом RS-триггера 45, вы:к;од RS-триггера 45 является первым выходом логического блока (1-3).

Устройство работает следующим образом.

При пуске в работу устройства сигналом через первый вход логичес3

кого блока 1 (фиг. 1) включается в режим ведущего задающий генератор 4 при этом внешний сигнал, поступающий на первый вход блока 1 и первый вход элемента 36 ЗИЛИ (фиг. 2), че- рез формирователь 43 переключает RS-триггер 45, его выходной единичный логический уровень через первый выход логического блока 1 переводит в проводящее состояние ключ 10 и разрешает прохождение импульсов задающего генератора 4 через элемент 13 2И и далее через первые входы элементов 16 - 18 ЗИЛИ на входы распределителей 19 - 21 и, таким обра- зом, все преобразователи начинают работать от одного ведущего задающего генератора 4. При этом остальные работают синхронно с ведущим в режиме ведомых, поскольку синхро- визирующие импульсы ведущего задающего генератора 4 через ключ 10 поступают на входы блоков 2 и 3 через элемент 42 2ИЛИ в каждом логическом блоке 2, 3 (фиг. 2), формирова- таль 44 и второй выход логического блока 1 воздействуют на входы синхронизации ведомых задающих генераторов 5 и 6. Кроме того, единичный логический уровень с первого выхода логического блока 1 является разрешающим для прохождения через элементы 22 2И и 28 ЗИЛИ импульсов с выхода элемента 25 ЗИЛИ (длительностью 180 эл/град.) на входы фазо- вых детекторов 30 и 31, на вторые входы которых поступают соответственно аналогичные импульсы с элементов 26 и 27 ЗИЛИ. Если между импульсами, сформированйыми из импульсов ведущего и ведомых распредели- телей, окажется фазовое расхождение (несинфазность), например вследствие различного начального состояния выходов распределителей в момент включения их в работу, то сигналы об этом с выходов фазовых детекторов 30 и 31 отрабатываются на соответствующее изменение частоты задающего генератора и автоподстройку фазы импульсов ведомых распределителей, чем устраняется их несинфазность с ведущим и таким образом обеспечивается фазирование выходных напряжений преобразователей. Включение в режим ведомых второго и третьего задающих генераторов 5 и 6 при этом производится импульсом формирователя 43 (фиг.2), который воздействует через

з 0 5 0 5

0

5664

элемент 41 2ИЛИ в каждом из логических блоков 2 и 3 на переключение RS-триггера 45, выходной нулевой уровень которого с этого момента переводит в непроводящее состояние ключи 10 и 12 и одновременно этим же нулевым уровнем в логических блоках 2 и 3 осуществляется запрет прохождения импульсов второго и третьего задающих генераторов 5 и 6 через элементы 14 - 18 к распределителям 19 - 21, а также запрет прохождения импульсов распределителей 20 и 21 после элементов 26 и 27 ЗИЛИ через элементы 23 и 24 2И на вход элемента 28 ЗИЛИ, на один вход которого поступают импульсы ведущего распределителя 19 через элементы 25 и 22. Если при включении в режим ведущего первого задающего генератора 4 окажется, что ок неисправен, то его блок 7 вьщает единичный логический уровень, который поступает на вторые входы элементов 38 и 39 И блока 2, а импульс с формирователя 43 блока 1 поступает на первый вход элемента 39 И блока 2 и через элемент 40 задержки, элемент 36 ЗИЛИ и формирователь 43 переключает RS-триггер 45 блока 2, вследствие чего второй задающий генератор 5 включается в режим ведущего, а остальные - в режим ведомых и далее работа происходит аналогично тому, как описано при включении в режим ведущего первого задающего генератора 4, когда он исправен. Если оказывается неисправным и задающий генератор 5 второго преобразователя при пуске устройства в работу, то аналогично описанному включается в режим ведущего следующий задающий генератор 6.

Если в процессе работы в режиме ведущего задающего генератора 4 ведущего первого преобразователя происходит его отказ, то единичный ло- тический уровень блока 7, возникающий при его отказе, поступая через i элемент 38 И блока 2, на второй вход которого действует разрешающий уровень с выхода элемента 37 НЕ, переключает. RS-триггер 45 через элемент

36ЗИЛИ и формирователь 43 логичес кого блока 1, вследствие чего задающий генератор 5 второго преобразователя включается в режим ведущего аналогично описанному. При этом раз решающий уровень на выходе элемента

37НЕ формируется цод воздействием

на его вход нулевого логического уровня блока 8 контроля частоты, означающего, что контролируемый задающий генератор 5 неисправен. Если к моменту времени после отказа первого задающего генератора 4 и попытки включения в режим ведущего второго задающего генератора 5 оказывается, что он тоже неисправен (блок 8 контроля частоты ньщает единичный логический уровень), то по сигналу об отказе первого задающего генератора 4 включается в режим ведущего третий задающий генератор 6, поскольку сигнал блока 7. контроля частоты поступает на третий вход элемента 38 И блока 3, в котором предусмотрена возможность дополнения элемента 38 И третьим входом (для- устройств, со-, держащих три и более преобразователей) , на первый вход которого поступает сигнал блока 8 в виде логического единичного уровня при отказе контролируемого задающего генерато- ра 5, а на второй вход - разрешающий уровень элемента 37 НЕ после инвертирования сигнала блока 9., означающего исправность контролируемого задающего генератора 6.

Таким образом сигнал с выхода элемента 38 И блока 3 воздействует на включение этого задающего генератора 6 в режим ведущего аналогично описанному, а остальные задающие генераторы 5 и 6 - в режим ведомых. Если в процессе работы отказывает и последний задающий генератор 6, а остальные к этому моменту продолжают оставаться неисправными, то сигналами блоков 7-9 контроля частоты после совпадения их на входах элемента 35 ЗИ формируется сигнал Полный отказ системы синхронизации. Этот же сигнал формируется и в случае, когда при пуске в работу устройства оказываются отказавшими все задающие генераторы 4-6.

Положительный технический эффект, который обеспечивается применением предлагаемого устройства заключается в повьшении надежности устройства путем придания свойства отказоустойчивости системе синхронизации без применения резервных задающих генераторов.

Формула и зобрете ния

Устройство для синхронизации группы преобразователей, работающих на общую нагрузку, содержащее N логических блоков, где N - число преобразователей в группе, N задающих генераторов с синхронизирующими входами, входы управления которых через N блоков подстройки частоты генератора соединены с выходами N соот- ветств;ующих фазовых детекторов, а первые выходы соединены с входами

блоков контроля частоты задающих генераторов и первыми входами первых N элементов 2И, М распределителей импульсов, выходы которых предназна- чены для подключения к блокам импульсно-фазового управления соответствующих преобразователей, отличающееся тем, что, с целью повышения надежности, оно снабжено N ключами, N+ 1 элементами N ИЛИ,

вторыми М элементами 2И, М элеме н- тами ЗИЛИ, элементом N И, причем выход калсдого генератора соединен с первым входом ключа, выходы первых элементов 2И подключены к объединенным соответствующим входам N элементов N ИЛИ, выходы которых соединены с входами распределителей импульсов, три соседних выхода каждого распределителя импульсов через элемент ЗИЛИ соединены с первыми входами соответствующих вторых элементов 2И и фазовых детекторов, выходы всех вторых элементов 2И соединены с входом N + 1-го элемента ИЛИ, выход которого соединен с вторыми входами фазовьк детекторов, каждый логический блок содержит элемент ЗИЛИ, RS-триггер, два формирователя импульсов, элемент 2ИЛИ,, элемент (N-1) ИЛИ, элемент задержки, эле-, мент 2.И5 элемент ЗИ и элемент НЕ причем в каждом логическом блоке выход элемента ЗИЛИ соединен с входом первого формирователя импульсов, выход элемента НЕ соединен с первым входом элемента ЗИ, выход которого соединен с первым входом элемента ЗИЛИ, выход элемента 2И соединен с входом элемента задержки, выход которого соединен с вторым входом эле- мента ЗИЛИ, выход элемента 2ИЛИ соединен с R-входом К5-триггера, а выход элемента (Н-1) ИЛИ - с входом второго формирователя импульсов, выход

7

RS-триггера каждого логического блока соединен с входом управления соответствующего ключа и вторыми входами соответствующих первых и вторых элементов 2И, выходы вторых формирователей соединены с входами синхронизации соответствующих задающих генераторой, выходы первых формирователей каждого логического блока соединены с первыми входами элемента 2И и элемента 2ИЛИ следующего логического блока и вторыми входами элементов 2ИЛИ остальных логических блоков, третьи входы элементов ЗИЛИ всех логических блоков предназначены для подключения к блоку выбора ведущего задающего генератора,выход каж36

il

Редактор Т.Парфенова

Фиг. 2

Составитель С.Луэанов

Техред Г.Гербер Корректор А.Ференц

Заказ 2658/55Тираж 631Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, i

315668

дого блока контроля частоты соединен с входом элемента НЕ соответствующего логического блока, вторыми входами элементов 2И и ЗИ последующих ло- - гических блоков и соответствующим входом элемента N И, выход первого блока контроля частоты соединен с третьим входом элемента ЗИ последнего логического блока, в остальных

Q логических блоках третий вход элемента ЗИ соединен с вторым его входом, входы элемента ( 1) ИЛИ соединены с выходами всех, кроме соответствующего ему ключей, выход эле, мента N И предназначен для соединения с индикатором полного отказа устройства.

5

1Ю

эд J

1-11

112

Изобретение позволяет повысить надежность устройства для синхронизации группы преобразователей, работающих на общую нагрузку. Устройство содержит по числу преобразователей логические блоки управления режимами синхронизации 1-3, задающие генераторы (ЗГ) 4-6, соединенные с блоками контроля частоты 7 - 9, а через блоки подстройки частоты 32 - 34 ю 00 сд О) О)