Устройство для синхронизации преобразователей,включаемых параллельно на общую нагрузку Советский патент 1987 года по МПК H02M1/08 

Изобретение относится к электротехнике и может быть использовано в системах резервного электроснабжения со статическими преобразователями.

Целью изобретения является повышение надежности питания путем придания системе свойства отказоустойчивости.

На чертеже приведена схема предлагаемого устройства,

Устройство для синхронизации преобразователей, включаемых параллельно на общую нагрузку, содержит для каждого преобразователя задающий генератор 1, первый элемент ЗИ 2, первый элемент (п-1)ИЛИ 3, блок 4 контроля наличия импульсов задающего генератора, триггер 5, управляемые ключи 6 и 7, первый элемент 2И 8, второ элемент (п-1)ИЛИ 9, элемент 2-4И-ИПИ 10, распределитель 11, элемент ИЛИ 12, второй элемент 2И 13, элемент пИЛИ 14, фазовый детектор 15, формирователь 16 импульсов по переднему фронту, элемент ЗИ-НЕ 17 и второй элемент ЗИ 18.

Задающий генератор 1 соединен выходом с входом блока 4 контроля , а также с одним входом элемента 2И, входящего в состав элемента 2-4И-2ИЛ 10, выход которого соединен с входом . распределителя .11 , три последовательных (соседних) выхода которого соединены с входами элемента ИЛИ 12, кроме того, выходы распределителя соединены с системой импульсно-фазо- вого управления (СИФУ), а выход элемента ЗИЛИ 12 соединен с одним входом фазового детектора 15, другой вход которого через элемент пШМ 14 соединен с выходом элемента 13, а также с выходами аналогичных элементов 2И 13 устройств синхронизации других преобразователей. Элемент ЗИ 2.соединен одним входом с инверсным выходом блока 4 контроля, а вторым и третьим входами - с цепями команд соответственно на включение задающего генератора (ЗГ) в режим ведущего и на включение преобразователя на параллельную работу, выход элемента ЗИ 2 соединен с одним входом триггера 5, другой вход которого соединен с цепью команды на включение ЗГ в режим ведомого, прямой выход триггера 5 соединен с вторыми входами элементов 8 и 13 и с управляющим входом ключа 7, а инверсный - с одним

5

0

5

0

5

0

5

0

5

входом элемента 17 и с одним входом элемента 18,

Входы первого элемента (п-1)Ш1И 3 предназначены для соединения с выходами ключей 7 устройств синхронизации других преобразователей, выход элемента 3 через ключ 6 соединен с входом синхронизации ЗГ, а управляющий вход ключа 6 соединен с инверсным выходом блока 4 контроля, прямой выход которого соединен с одним входом элемента 4И элемента 10, в торой вход элемента 4И которого соединен с выходом элемента ЗИ-НЕ 17, третий - с цепью команды на параллельную работу, а четвертый - с выходом второго элемента П-1ИЛИ 9, входы которого предназначены для соединения с выходами элементов 8 устройств синхронизации других преобразователей. Прямой вькод блока 4 контроля соединен также с вторым входом элемента 17, третий вход которого соединен с выходом формирователя 16, соединенным также с одним входом элемента ЗИ 18, второй вход которого соединен с инверсным выходом блока 4,

Выход элемента 18 соединен с входом ЗГ, предназначенным для подключения цепи сигнала фазирующего воздействия. Выход ЗГ, предназначенный для соединения с цепями синхронизации ведомых ЗГ, соединен с входом управляемого ключа 7, выход которого предназначен для Соединения с одним входом элемента 3 систем синхронизации всех других преобразователей, включаемых на пара.ллельную работу,

Устройство работает следующим образом.

При наличии команды на параллельную работу преобразователя с другими по команде на включение данного ЗГ в режим ведущего при условии,, что ЗГ исправен, т,е. при условии, когда имеется разрешающий уровень на одном входе элемента ЗИ 2 от блока 4 контроля, сигналом с выхода элемента 2 триггер 5 переключается в состояние, при котором на его прямом выходе ус- танавливаеФся уровень логической единицы, которым разрешается прохождение синхроимпульсов данного ЗГ, включен- ного в режим ведущего через ключ 7 и далее через элементы 3 и ключи 6 ведомых на входы ведомых ЗГ для их синхронизации. При этом на вторые входы триггеров других преобразовате313

лей, включенных на параллельную работу, передается команда на включение их ЗГ в режим ведомых, вследствие чего эти триггеры переключаются в состояние с нулевым логическим уровнем на прямом и единичным уровнем на инверсном выходах. При этом нулевой уровень запрещает воздействие импульсов ведомого ЗГ через ключ 7 на другие ЗГ, а единичный уровень с инверсного выхода разрешает прохождение фазирующего воздействия на ЗГ через элемент 18 или на распределитель через элемент 17. Импульсы с выхода ЗГ через элемент 10 проходят на вход распределителя 11, выходные импульсы которого поступают в СИФУ, обеспечивая ее работу, и на вход элемента ШТИ 12, н а выходе которого формируется импульс, длительностью 130 эл. град., который поступает на вход фазового детектора 15, на другой вход которого через элемент 14 поступает такой же импульс ведущего, если данный ЗГ включен в режим ведомого. Фазовый детек- тор 15 выявляет фазовое расхождение (несинфазность) между этими импульсами, при возникновении которого формирователем 16 формируется фазирующее воздействие - импульс заданной длительности, который через элемент ЗИ 18 проходит на вход ЗГ для изменения его частоты. Этим изменением частоты осуществляется устранение несинфазности - фазирование импульсов распределителя ведомого преобразователя с импульсами распределителя.ведущего. В случае отказа ведомого ЗГ блок 4 контроля нулевым логическим уровнем с инверсного выхода запреща- ет прохождение импульсов ЗГ через элемент 10 к распределителю (отказом ЗГ может быть недопустимое отклонение его частоты), а единичный логический уровень прямого выхода бло- ка 4 разрещает прохождение импульсов ведущего ЗГ через элементы 9 и 10 к распределителю. Этот же логический уровень разрешает прохождение фазирующего воздействия через элемент 10 к распределителю от элемента 1,7. Фазирование в этом случае осуществляется воздействием на распределитель путем запрета прохождения определенного количества импульсов входной последовательности импульсов, поступающих от ведущего ЗГ на один вход элемента 10 через элемент 9, для чего

182 4

сформированный формирователем 16 импульс фазирующего воздействия инвертируется элементом 17 при условии, что на его входах имеются сигналы блока 4 и триггера 5, соответ- ств тещие тому, что данный ЗГ, работавший в режиме ведомого, отказал. Указанный запрет прохождения импульсов на вход распределителя на время фазирующего воздействия эквивалентен по результату действия снижению частоты ЗГ фазирующим воздействием, поступающим через элемент 18.

Положительный технический эффект, обеспечиваемый применением предлагаемого устройства, заключается-в повышении надежности путем придания свойств отказоустойчивости системе синхронизации и, следовательно, в повышении вероятности бесперебойного электроснабжения потребителей.

Формула изобретения

Устройство для синхронизации преобразователей, включаемых параллельно на общую нагрузку, содержащее п каналов по числу преобразователей, задающий генератор, блок контроля наличия импульсов задающего генератора, распределитель, RS-триггер, первый управляемый ключ, вход которого подключен к выходу задающего генератора, управляющий вход соединен с прямым выходом триггера, фазовый детектор, выходом подключенньш к входу формирователя импульсов по переднему фронту, первый элемент ЗИ, подключенный к одному входу RS-триггера, первый вход первого элемента ЗИ предназначен для включения задающего генератора в р е- жим ведущего, другой вход триггера предназначен для соединения с цепью включения задающего генератора в режим ведомого, второй вход первого элемента ЗИ предназначен для соединения с цепью команды на параллельную работу, третий подключен к инверсному выходу блока контроля наличия импульсов задающего генератора, первый элемент (п-1)ИЛИ, входы которого подключены к выходам первых управляемых ключей других каналов цепей синхроимпульсов, выход связан с входом синхронизации задающего генератора, выход которого через первый вход первого элемента 2И, второй вход которого соединен с прямым выходом RS513

триггера, связан с распределителями других каналов, многовходовой элемент ИЛИ, соединенный входами с половиной выходов распределителя, выходом с одним входом фазового детектора, второй элемент 2И, первый вход которого соединен с выходом многовходового элемента ИЛИ, второй - с прямым выходом RS-триггера, элемент пИЛИ выходом подключенный к второму,входу фазового детектора, входы элемента пИЛИ предназначены для соединения с выходами вторых элементов 2И всех каналов, отличающееся тем, что, с целью повьшения надежности, введены второй управляемый ключ, второй элемент (п-ОИЛИ, элемент 2-4И- -2ИЛИ, элемент ЗИ-НЕ и второй элемент ЗИ, а блок контроля наличия импульсов задающего генератора снабжен инверсным выходом, причем выход первого элемента (п-1)ШШ связан с входом синхронизации задающего генератора через второй управляемый ключ, управляющий вход которого соединен с инверсным выходом блока контроля наличия импульсов задающего генератора, выход задающего генератора соединен с входом распределителя через первый

Редактор И.Шулла Заказ 2524/51

Составитель О.Парфенова

Техред И.Глущенко Корректор, В.Бутяга

Тираж 660Подписное

ВНИИГШ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

2 6

вход элемента 2И элемента 2-4И-2Ш1И, второй вход элемента 2И которого соединен с инверсным выходом блока контроля наличия импульсов задающего генератора, прямой выход которого соединен с одним входом элемента 4И элемента 2-4И-2ИЛИ и с первым входом элемента ЗИ-НЕ, выход которого соединен с вторыч входом элемента 4И

элемента 2-4И-2ИЛИ, третий вход которого предназначен для соединения с цепью команды на параллельную работу,, выход первого элемента 2И связан с распределителями других каналов

через второй элемент (п-1)ИЛИ, под ключенный к четвертому входу элемента 4И элемента 2-4И-2ИЛИ, второй вход элемента ЗИ-НЕ соединен с инверсным выходом RS-триггера, третий - с выходом формирователя импульсов по переднему фронту, соединенным также с первым входом второго элемента ЗИ, второй вход которого соединен с инверсным выходом блока контроля задающего генератора, третий вход соединен с инверсным выходом триггера, а выход соединен с входом задающего генератора,предназначенным для изменения частоты фазирующим воздействием.

Изобретение относится к электротехнике и может быть использовано в системах резервного электроснабжения. Целью изобретения является повышение надежности питания. В случае отказа ведомого задающего генератора (ЗГ) 1 блок 4 контроля нулевым уровнем запрещает прохождение его импульсов через элемент 2-4И-2ИЛИ 10 к распределителю и единичным уровням разрешает прохождение импульсов ведущего ЗГ через элементы (п-1) ИЛИ 9 и 2-4И-2ИЛИ 10 к распределителю. Этот же уровень разрешает прохождение фазирующего воздействия к распределителю от элемента 3 И-НЕ 17. Фазирование осуществляется воздействием на распределитель путем запрета прохождения определенного количества импульсов входной последовательности от ведущего ЗГ на один вход элемента 2-4И-Ш1И 10. Указанный запрет прохождения импульсов на вход распределителя на время фазирующего воздействия эквивалентен снижению частоты ЗГ. 1 ил. с б сл Синкронизация ведущим Упр Вкл.в режим ведущего -i Парал.рабо-та Вкл. 8 режам ведомого Отвм.1 Г-, угаи та ВшЗ cuHKpouMnyflbCin SM ведомых воздействие на задающий генератор вля spasupoBoHUfl воздеистбие на распределитель В/т tpa upoaaноя со мА со оо 1C