Преобразователь перемещения в код Советский патент 1986 года по МПК H03M1/46 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для связи аналоговых источников информации с цифровым вычислительным устройством,

Целью изобретения является упрощение преобразователя и повышение его точности при реверсивном перемещении. ,.

На фи1 . 1 представлена/структурная схема преобразователя перемещения в код; на фиг, 2 - структурная, схема блока сравнения.

Преобразователь перемещения в код (фиг.1) содержит генератор 1 импуль сов. первый делитель 2 частоты, усилители 3 и 4, фазовращатель 5, фильтр 6, формирователь 7, блок 8 сравнения первый элемент И 9, элемент 2И-ИЛИ 1 второй делитель 1 1 частоты, второй элемент И 12, реверсивный счетчик 13 блок 14 индикации, элемент 15 задержки, элемент ИЛИ-НЕ 16.

Блок 8 сравнения (фиг,2) содержит первый 17 и второй 18 триггеры, первый 19 и второй 20 элементы И,

Преобразователь перемещения в код работает следующим образом.

С генератора 1 импульсы поступают на вход делителя 2 частоты, на первом и втором выходах которого фор кируются сдвинутые между собой на четверть периода импульсные последовательности в виде меандра. Эти импульсные последовательности через импульсные усилители 3 и 4 поступают на синусно-косинусные входы фазовращателя 5. Перемещение ротора фазовращателя 5 относительно статора определяют на выходе фазовращателя фа- зу первой гармоники, которая выделяется фильтром 6 нижних частот и далее в формирователе 7 вырабатывается импульс в момент перехода синусоида через ноль. Этот импульс, вре- менное положение (фаза)которого определено положением ротора фазовращателя 5, поступает на первый вход блока 8 сравнения. Блок 8 в совокупности с элементом ИЛИ-НЕ) 16, эле- ментом 2И-ИЛИ 10, делителем 11 частоты, элементом 15 задержки обрс1зуют фазо11мпульсную следящую систему (ФИСС), На выходах блока 8 формируются импульсные сигналы, длительност которых равна относительному временному сдвигу двух входных сигналов, поступающих на его первый и второй

5

5

S О 5 0 5

входы. Если первым приходит Импульс на первый вход, то сигнал формируется на первом выходе, если наоборот, то - на втором. При одновременном приходе импульсов сигналы не формируются, В исходное состояние блок 8 приводится импульсом с выхода делителя 11 частоты, задержанным элементом 15.

При работе ФИСС возможны следующие случаи.

Случай 1. Сигналы на первый и второй входа блока 8 приходят одновременно. На выходах блока 8 сигналы будут отсутствовать. При этом элементом 16 разре ается прохождение импульсов с третьего выхода делителя 2 частоть через элемент 2И-Ш1И 10 на вход делителя 11 частоты. Его коэффициент деления выбран таким, что при ГЕОступлении на вход импульсов с третьего выхода делителя 2 частоты

частота следования выходных импульсов делителя 1I равна частоте следования входных сигналов фазовращателя 5. Следовательно, при отсутствии перемещения ротора фазовращателя 5 сигналы на перзь Й и второй входы блока 8 будут приходить в одной фазе. Поскольку на в 11ходах блока 8 сигналов нет, то через элементы 9 и 12 на входы реверсивного счетчика 13 импульсы не поступают. Через время, равное примерно половине периода выходного сигнала делителя 11, блок 8 сбрасывается сигналом с элемента 15 задержки и тем подготавливается к работе в следующем периоде.

Случай 2. перемещении ротора фазовращателя 5 сигнал на первый вход блока 8 приходит позже, чем появится сигнал на его втором входе, В этом случае на втором выходе блока 8 появится сигнал, который через элемент ИЛИ-НЕ 16 запретит прохождение на вкод делителя 11 частоты импульсов с третьего выхода делителя 2 частоты. Через элемент И12 разре- иггется прохождение этих импульсов удвоенной частоть с четвертого выхода делителя 2 на вычитающий вход реверсивно1-о счетчика 13, С приходом сигнала ita ервый ход блока 8 яа его втором сигнал исчезнет, а затем он будет сиг 1алом с зьгхода элемента 15 задержки. В дальнейшем ФИСС работает ана.чогично случаю 1 .

3

Поскольку на вход делителя 11 чатоты импульсы не поступали до прихода импульса с выхода формировател 7, то после прихода последнего фазы сигналов на выходе формирователя 7 и ФИСС вновь будут совпадать. Колн- чество импульсов, поступающих на вход счетчика 13, определяется величиной разности фаз между импульсами с ФИСС и формирователя 7.

Случай 3. При перемещении ротора фазовращателя 5 в противоположном направлении сигнал приходит на первый вход блока 8 раньше, чем появится сигнал на его втором входе. В этом случае на первом выходе блока 8 появится сигнал, разрешающий прохождение через элемент 2И-ИЛИ 10 на вход делителя 11 импульсов удвоенной частоты с четвертого выхода делителя 2, Тот же сигнал запрещает через элемент ИЛИ-НЕ I6 прохождение импульсов с третьего выхода делителя 2 частоты. Одновременно через элемент И9 импульсы удвоенной частоты с четвертого выхода, делителя 2 частоты поступают на суммирующий вход реверсивного счетчика 13. € приходом сигнала на второй вход блока 8 на его первом выходе сигнал исчезнет, а затем он будет сброшен сигналом с выхода элемента 15 задержки. После этого ФИСС работает аналогично случаю 1 .

В рассмотренных случаях 2 и 3 фаза сигнала на выходе делителя 1 частоты приравнивается к фазе сигнала формирователя 7. Так как реверсивный счетчик 13 подсчитывает количество импульсов, необходимых для сдвига фазы сигнала на выходе делителя 11 частоты, то результат измерения при одинаковых перемещениях, фазовращателя 5 в противоположных на- правлениях одинаков. Результат, зафиксированный в реверсивном счетчике 13, выводится на блок 1Д индикации.

Случай 4. На выходе формирователя 7 отсутствует очередной сигнал Это может быть результатом действия помехи, которая находится в фазовращателе 5 или в соединительном кабеле между фазовращателем 5 и фильтром 6 нижних частот. Имея сложный спектр и высокий уровень, помеха может пройти через фильтр 6 нижних частот и ввести формирователь 7 в насьпцение.

В этом случае полезный сигнал не пройдет на второй вход блока 8. ФИСС. начинает работать как в случае 2- с тем отличием5 что измерение осущест- 5 вляется с момента поступления импvль- са на второй вход блока 8 до момента его сброса в исходное состояние импульсом с элемента 15 задержки. Величина задержки определяет максимально возможный сдвиг фазы сигнала на выходе делителя I1 частоты за один период Т входного сигнала фазовращателя 5. А так как величина задержки меньше одного периода Т, то по окон- 5 чанию действия помехи и с появлением сигнала с выхода формирователя 7 ФИСС отработает фазу сигнала на выходе делителя 11 частоты в обратном направлении, при этом число в ревер- .0 сивном счетчике 13 восстановится до значения, предшествовавшего наступлению случая 4. Таким образом на величину задержки элемента 15 задержки накладываются следующие условия.

5 Уменьшение величины задержки позволяет восстановить правильность показаний индикации по истечению случая 4, повторившегося в нескольких периодах входного сигнала фазовращателя

0 5 подряд, В то же время эта величина не должна быть меньше максимально возможного сдвига фазы сигнала с выхода формирователя 7 за один период Т. После включения питания в преоб5 разователе перемещения в код возникает переходный процесс, по окончанию которого фазы сигналов на первом и втором входах блока 8 совпадают, т..8. синхронизируется .положе0 ние сигналов на выходах формирователя 7 и делителя 11 частоты. Установка преобразователя перемещения в код в исходное состояние осуществляется после завершения переходного

5 процесса путем установки в нуль только реверсивного счетчика 13, либо путем записи в него значения исходного положения фазовращателя 5 (не показано).

0

Формула изобретения

1, Преобразователь перемещения в код, содержащий генератор импульсов, 5 выход которого подключен к входу первого делителя частоты, первый и второй выходы первого делителя частоты через первый и второй усилители соответственно подключены к первому и второму входам фазовращателя, выход которого через последовательно соединенные фильтр и формирова- тель подключен к первому входу блока сравнения, третий и четвертый выходы первого делителя частоты подключены к первому и второму входам элемента 2И-ИЛИ, выход которого через второй делитель частоты подключен к второму входу блока сравнения, первый и второй выходы блока сравнения подключены к одним входам первого и второго элементов И, первый выход блока орав нения подключен к третьему входу элемента 2И-ИЛИ, реверсивный счетчик, выходы которого подключены к блоку индикации, отличающийся тем, что, с целью упрощения преобра- зователя и повьппения его точности, в него введены элемент ИЛИ-НЕ и элемент задержки, выход второго делителя частоты через элемент задержки подключен к третьему входу блока сравнения, первый и второй выходы которого через элемент ИЛИ-НЕ подключены к четвертому входу элеменФиг. Z

Составитель А.Смирнов Редактор В.Иванова Техред И.Попович Корректор Б.Синицкая

Заказ 3098/58 Тираж 816Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие,г.Ужгород,ул.Проектная,4

та 2И-ИЛИ, четвертый выход первого делителя частоты подключен к другим входам второго и первого элемента И, выходы которых подключены соответственно к входам вычитания и сложения реверсивного счетчика,

2, Преобразователь по п.1, о т - л и ч а ю щ и и с я тем, что блок сравнения содержит первый и второй RS-триггеры и первый и второй элементы И, первые входы первого и второго триггеров являются первым и вторым входами блока сравнения, вторые входы первого и второго триггеров соединены друг с другом и являются третьим входом блока сравнения, прямой выход первого триггера и инверсный выход второго триггера подключены к входам первого элемента И, выход которого является первым выходом блока сравнения, а прямой выход второго триггера и инверсный выход первого триггера подключены к входам второго элемента И, выход которого является вторым выходом блока сравнения.

Изобретение относится к автоматике и вычислительной технике и может быть использовано для связи аналоговых источников информации с цифровым вычислительным устройством. С целью упрощения и повьшения точности преобразователя фазовращатель 5 за- питывается сигналом генератора 1 через делитель 2 частоты и усилители 3, 4. Из выходного сигнала фазовращателя 5 формирователь 7 вырабатывает импульс, поступающий на первый вход блока 8 сравнения. Блок 8 в совокупности с элементом ИЛИ-НЕ 16, элементом 2И-ИЛИ 50, делителем 11 частоты и элементом 15 задержки образуют фазоимпульсную следящую систему. На выходах блока 8 формируются им пульсные сигналы, длительность которых равна относительному временному сдвигу сигналов с формирователя 7 и делителя 11 частоты. Выходные сигналы блока 8 открьшают элементы И 9 или 12, на другие входы которых поступают импульсы с промежуточного выхода делителя 2. Выходные импульсы элементов И 9 и 12 поступают соответственно на входы сложения и вычитания реверсивного счетчика 13, где формируется код перемещения с момента начала измерения. 1 з.п. ф-лы, 2 ил. Q & (П