Преобразователь перемещения в код Советский патент 1987 года по МПК H03M1/48 

тоты, усилители 4 и 5, фазовращатель 6, фильтр 7, формирователь 8, блок 9 сравнения, элемент ИЛИ-НЕ 10, элемент 2И-ИЛИ-11, элемент 12 задержки, элементы И 13 и 14, реверсивный счетчик 17, блок 18 индикации, введены элемент И 15 и триггер 16. Элемент 12 задержки содержит элемент И 19 и счетчик 20. Преобразователь работает в режиме фазоимпульсной следящей системы, изменяя фазу выходного сигнала с выхода делителя 3 до соответствия с фазой выходного сигнала формирователя 8. Количество импульсов обработки рассогласования между выходными импульсами делителя 3 и формирователя

1

Изобретение относится к автоматике и вычислительной технике и может быть использовано для связи аналого - вых источников информации с цифровым вычислительным устройством.

Цель изобретения - повышение помехоустойчивости преобразователя.

На фиг.1 представлена структурная схема преобразователя, на фиг.2 - структурная схема блока сравнения.

Преобразователь (фиг.1) содержит генератор 1 импульсов, первый 2 и второй 3 делители частоты, первый 4 и второй 5 усилители, фазовращатель 6, фильтр 7, формирователь В импуль- са, блок 9 сравнения, элемент ИЛИ-НЕ 10 элемент 2И-ИЛИ 11, элемент 12 задержки, первый 13, второй 14, третий 15 элементы И, триггер 16, реверсивный счетчик Г/, блок 18 индикации. Эле- мент 12 задержки содержит элемент И 19 и счетчик 20. Блок 9 сравнения (фиг.2) содержит триггеры 21 и 22, элементы И 23 и 24.

Преобразователь перемещения в код работает следующим образом.

С генератора 1 импульсы поступают на вход делителя 2 частоты. На первом и втором выходах делителя 2 формируются сдвинутые между собой на четверть периода импульсные последовательности в виде меандра, которы

8 в каждом цикле фиксируется в ренер сивном счетчике 17 с соответствующим знаком. Код реверсивного счетчика 17 соответствует вели ине перемещения с момента начала измерения. Импульсом с промежуточного выхода делителя 3 триггер 16 устанавливается в единичное состояние. Единичный потенциал с выхода триггера 16 разрешает прохождение выходного импульса формирователя в расчетный временной интер - вал. В остальное время триггер 16 закрыт и возникающие в это время на выходе формирователя 8 импульсы помехи не оказьшают влияния на работу преобразователя. 2 ил.

через усилители 4 и 5 поступают на синусно-косинусные обмотки фазовращателя 6. Перемещение ротора относительно статора определяет на выходе фазовращателя 6 фазу первой гармоники которая выделяется фильтром 7. В формирователе 8 формируется импульс в момент перехода синусоиды через О. Этот импульс поступает через элемент И 15 на вход блока 9 сравнения, который в совокупности с элементами ИЛИ-НЕ 10, 2И-ИЛИ 11, элементом 12 задержки, делителем 3 частоты образуют фазоимпульсную следящую систему (ФИСС). На первом и втором выходах блока 9 формируются импульсные сигналы, длительность которых равна относительному временному сдвигу между передними фронтами сигналов, поступающих на его первый и третий входы. Причем, если первым приходит импульс на первый вход, сигнал формируется на втором выходе, если наоборот, то - на первом. При одновременном приходе импульсовсигналы не формируются. В исходное состояние блок 9 приводится по второму входу импульсом с выхода элемента 12. Уровень логической 1 на третьем выходе блока 9 устанавливается в момент прихода импульса на его первый вход и сохраняется до момента прихода импульса на его второй вход (фиг.2).

Во время переходного процесса при неподвижном роторе фазовращателя 6 фазоимпульсная следящая система автоматически устанавливается в равновесное состояние, при котором выходные импульсы элемента И 15 и делителя 3, поступающие на входы блока 9, совпадают. После завершения переходного процесса реверсивный счетчик 1 сбрасывает в О внешним сигналом (не показан). Отсутствие сигналов на вьн ходах блока 9 запрещает прохождение импульсов генератора на счетный вход счетчика 20 и разрешает прохождение импульсов с четвертого выхода делите-f5 ля 2 частоты через элемент 2И-1 ШИ 11 на вход делителя 3 частоты. Его коэффициент деления выбран таким, что частота импульсов на первом выходе

реполнения на выходе счетчика 20, который устанавливает в О триггеры 21 и 22 блока 9.

Поскольку импульсы на вход делитес ля 3 частоты не поступают до прихода импульса с выхода формирователя 8, после прихода последнего выходные импульсы элемента И 15 и делителя 3 вновь совпадают по фазе. Количество

fO импульсов, поступающих на вход реверсивного счетчика 17, определяется величиной возникшей разности фаз между импульсами с выходов делителя 3 и фор 1ирователя 8.

При перемещении ротора фазовращателя 6 в противоположном направлении сигнал на третий вход блока 9 приходит раньше, чем появится сигнал

делителя 3 частоты равна частоте им- 20 ° первом входе. В этом случае пульсов на выходе формирователя 8. его первом выходе появляется сиг- При этом уровень логической 1 на пал, запрещающий прохождение на вход втором выходе делителя 3 частоты one- делителя 3 частоты импульсов с чет- режает появление сигнала на его пер- вертого выхода делителя 2 частоты и вом выходе и устанавливает в единич- 25 разрешающий прохождение через элемент 2И-ИЛИ 11 импульсов удвоенной. частоты с третьего выхода делителя 2. Одновременно через элемент И 13 эти импульсы поступают на с у ммирую- 30 щий вход реверсивного счетчика 17.

ное состояние триггер 16, который разрешает прохождение импульса с выхода формировате;7я 8 на третий вход блока 9. С приходом импульса на первый вход блока 9 на его третьем выС появлением сигнала на первом выходе делителя 3 частоты на первом блоке 9 сигнал исчезает, а на третьем появляется, в результате чего через

ходе устанавливается уровень логической 1, разрешающей прохо кдение импульсов генератора через элемент И 19 на вход счетчика 20. Появление на выходе счетчика 20 сигнала переполнения35 некоторое время преобразователь уста- приводит блок 9 в исходное состояние навливается в исходное состояние сиг- и сбрасывает в О счетчик 20 и триг- лом переполнения с выхода счетчи- гер 16, который через элемент И 15

блокирует прохождение сигналов на рассмотренных случаях фаза сиг- третий вход блока 9. При этом на пер-40 ла на выходе делителя 3 частоты из- вом и втором выходах блока 9 сигналы меняется с целью приравнивания к ее не формируются и на входы реверсивно- зе сигнала, приходящего с фазовра- го счетчика импульсы не поступают. щателя 6. Так как реверсивный счетчик 17 подсчитьшает количество имПри перемещении ротора фазовращате 5 пульсов, необходимых для сдвига фазы ля 6 в таком направлении, когда сиг- сигнала на выходе делителя 3 частоты, нал приходит на третий вход блока 9 в нем хранится в цифровом коде инфор- позже, чем появится сигнал на его первом входе, на втором выходе блока 9 фор -1ируется сигнал, который через 50 Формация выводится на блок 18 инди- элемент ИЛИ-НЕ 10 запрещает прохожде- кации.

ние на вход делителя 3 частоты им При отсутствии очередного импуль- пульсов с четвертого выхода делителя са с выхода формирователя 8 за время 2. Через элемент И 1Д импульсы посту-. действия выходного импульса триггера пают на вычитающий вход реверсивного 55 изменение по фазе выходного сигна- счетчика 17. С приходом сигнала на третий вход блока 9 на его втором выходе сигнал исчезнет, а на третьем сохранится до появления сигнала пемация о величине абсолютного перемещения ротора фазовращателя 6, Эта инла делителя 3 соответствует интервалу между сигналами на первом и втором входах блока 9. При отсутствии нескольких подряд выходных импульсов

реполнения на выходе счетчика 20, который устанавливает в О триггеры 21 и 22 блока 9.

Поскольку импульсы на вход делителя 3 частоты не поступают до прихода импульса с выхода формирователя 8, после прихода последнего выходные импульсы элемента И 15 и делителя 3 вновь совпадают по фазе. Количество

импульсов, поступающих на вход реверсивного счетчика 17, определяется величиной возникшей разности фаз между импульсами с выходов делителя 3 и фор 1ирователя 8.

С появлением сигнала на первом выходе делителя 3 частоты на первом блоке 9 сигнал исчезает, а на третьем появляется, в результате чего через

некоторое время преобразователь уста- навливается в исходное состояние сиг- лом переполнения с выхода счетчи-

пульсов, необходимых для сдвига фазы сигнала на выходе делителя 3 частоты, в нем хранится в цифровом коде инфор- Формация выводится на блок 18 инди- кации.

мация о величине абсолютного перемещения ротора фазовращателя 6, Эта инПри отсутствии очередного импуль- са с выхода формирователя 8 за время действия выходного импульса триггера изменение по фазе выходного сигна-

ла делителя 3 соответствует интервалу между сигналами на первом и втором входах блока 9. При отсутствии нескольких подряд выходных импульсов

формирователя 8 фазовые сдвиги выходного сигнала делителя 3 суммируются. Если суммарный фазовый сдвиг, вызванный отсутствием выходных импульсов формирователя 8, не превышает времен- ного интервала между сигналами на втором и первом выходах делителя 3, с появлением выходного импульса формирователя 8 произошедший фазовый сдвиг отрабатывается в обратном на- правлении, а показания реверсивного счетчика 17 восстанавливаются. Когда триггер 16 находится в нулевом состоянии, появление на выходе формирователя 8 импульсов помехи не влияет на работу преобразователя, повьш ает его помехоустойчивость. Формула Изобретения

Преобразователь перемещения в код, содержащий генератор импульсов, выход которого подключен к входу первого делителя частоты, первьй и второй выходы первого делителя частоты через первый и второй усилители соответст- венно подключены к входам фазовращателя, а третий и четвертый выходы . подключены соответственно к первому и второму входам элемента 2И-ИЛИ, выход которого подключен к входу второго делителя частоты, гшрвый выход второго делителя частоты подключен к первому входу блока сравнения, первый и второй выходы блока сравнения

подключены к входам элемента ИЛИ-НЕ и к одним входам соответственно первого и второго элементов И, другие входы которых соединены с третьим выходом первого делителя частоты, а выходы подключены соответственно к входам сложения и вычитйния реверсивного счетчика, выходы реверсивного счетчика подключены к входам блока индикадии, первый выход блока сравнения и выход элемента ИЛИ-НЕ под-, ключены соответственно к третьему и четвертому входам элемента 2И-ИЛИ, элемент задержки, выход которого подключен к второму входу блока сравнения, выход фазовращателя через фильтр подключен к входу формирователя импульса, отличающий- с я тем, что, с целью повьш1ения помехоустойчивости преобразователя в него введены третий элемент И и триггер, S- и R-входы которого соединены соответственно с вторым выходом второго делителя частоты и выходом элемента задер71жи, а выход подключен к одному входу третьего элемента И, другой вход третьего элемента И соединен с выходом формирователя импульса , а выход подключен к третьему входу блока сравнения, третий выход которого и выход генератора импульсов подключены соответственно.к информационному и синхронизирующему входам элемента задержки.

Редактор

Лазаренко

Фиг г

Составитель М. Сидорова

Техред И.Попович Корректор М.Демчик

Заказ 2372/56Тираж 901

BHHUrai Государственного комитета СССР

по делг1М изобретений и открытий 113035, Москва, Ж- ЗЗ, Раушская наб., д. 4/5

Произв(1дстзенно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Подписное

Изобретение относится к автоматике и вычислительной технике и может быть использовано для связи аналоговых источников информации с цифровым вычислительным устройством. С целью повышения помехоустойчивости в преобразователь, содержащий генератор 1 импульсов, делители 2 и 3 час(Л со О5 о СХ) vj