Устройство для управления регулируемым мостовым инвертором напряжения Советский патент 1986 года по МПК H02M7/48 

Изобретение относится к электротехнике и может быть использовано при создании систем частотно-регулиремого электропривода на базе автономных инверторов напряжения.

Целью изобретения является повышение коммутационной устойчивости инвертора в процессе регулирования, осуществляемое за счет обеспечения гарантированных номинальных продол- жительностей временных интервалов между двумя соседними переключениями вентилей на центральной части полуволны выходного напряжения.

На фиг. 1 приведена функциональная схема устройства; на фиг.2 - временные диаграммы, поясняющие принцип работы схемы.

Схема содержит интегратор 1, связанный с компаратором 2, на второй вход которого поступает сигнал источника 3 управляющего напряжения. Выход интегратора 1 подключен к пороговым узлам 4 и 5, выход узла 4 непос.редственно, а блока 5 через, дйзъюнктор 25 вуют приведенные на фиг.2 временные

6 присоединены соответственно к R- и S-входам счетного триггера 7, выход которого подключен к коммутатору 8 полярности напряжения. Генератор 9 тактовых импульсов системы связан с двуразрядным счетчиком 10, прямой выход младщего разряда которого соедине с установочным входом триггера 7, инвареный выход млашего разряда счетчик 10 подключен к дизъюнктору 6, а выход старшего разряда счетчика 10 присоединен к распределителю 11 управляющих импульсов.

Выход компаратора 2 связан через формирователь 12 однополярных коротких импульсов с одновибратором. 13, выход которого подсоединен к конъюнкторам 14 и 15 выходы которых соединены соответственно с I- и К-входами триггера 16.

Вход элемента 14 непосредственно, а схемы 15 через логический инвертор 17 связан с выходом компаратора 2. , В основе работы схемы лежит вертикальный принцип управления. Интегратор 1 формирует на своем выходе близкое к линейному напряжение развертки U), которое сопоставляется в компараторе 2 с напряжением Uj источника 3 управляющего напряжения. В моменты равенства двух указанных напряжений в системе вырабатываются команды на формирование фронтов импульсов выходного напряжения инвертора. Пороговые элементы 4 и 5 фиксируют соответственно максимальную и и минимальную Ug величины порогового напряжения и поочередно переключают триггер 7, который, в свою очередь, перебрасывает из одного состояния в другое к:оммутатор 8 полярности напряжения, заряжающий интегратор 1. Дополнительное переключение

триггера 7 в середине каждого полупериода выходной кривой осуществляется по сигналу, поступающему на тактовый вход триггера 7 с выхода младшего разряда счетчика 10 и совпадает по

времени с моментом выработки генератором 9 очередного тактового импульса. Рассмотрим подробнее процесс формирования центрального на полупериоде участка кривой выходного напряжения,

при котором амплитуда первой гармоники выходного напряжения инвертора достигается максимального значения и которому в несколько измененном для наглядности масштабе соответст

диаграммы. В момент tj,(a также в симметричный ему момент tg), когда напряжения U;| и и интегратора 1 и блока 3 становятся равными между собой,

компаратор 2, выходное напряжение которого обозначено на фиг.2 как U, меняет свое состояние.

Формирователь 12 коротких однополярных импульсов, включенный на выходе компаратора 2, вырабатывает при этом короткий импульс, запускающий одновибратор 13 с постоянным временем срабатывания, равным временному интервалу tp-t, , Выходной сигнал одно- вибратора 13 обозначен на фиг,2 как и. . Считается, что срабатыванию одновибратора 13 соответствует нулевое значение его выходного сигнала.

Узел ЛОГИКИ ,, включающий в свой состав конъюнкторы 14 и 15, триггер 16 и логический инвертор 17, построен таким образом, что при нулевом сигнале на выходе одновибратора 13 триггер 16 повторяет предшествуюгдее срабатыванию одновибратора 13 состояние компаратора 2 (запоминает состо яние выхода компаратора 2), соответственно вькодной сигнал триггера 16, поступаю1дий в течение включенного состояния одновибратора 13 на распределитель управляющих импульсов 11 идентичен выходному напряжению компаратора 2, сформированному после его последнего срабатывания (з рас-

матриваемом случае - после момента t, на выходе триггера 16 повторяетс как и на выходе компаратора 2, сигнал нулевого уровня).

После окончания времени срабатывания одновибратора 13 (момент t,) формируемое на выходе триггера 16 напряжение повторяет форму напряжения U- на компараторе 2 (на выходе триггера 16, как и на выходе компаратора 2, продолжается формирование сигнала нулевого уровня).

Указанные процессы-последовательно повторяются при формировании каждого из фронтов всех выходных импул сов кривой находного напряжения инввертора. В большинстве режимов работы функционирование логической части системы, включающей формирователь 12 импульсов, одновиратор 13, конъюнкторы 14 и 15, логический инвертор 17 и триггер 16, не оказывает влияния на алгорит переключени вентилей силовой схемы инвертора. Рбота логической части оказывает необходимое влияние на процесс работы системы рри регулировании выходной частоты инвертора лишь в граничных режимах, при переходе от одного поддиапазона регулирования к другом когда длительности центрального на поулпериоде импульса или центрально паузы между двумя центральными импульсами уменьшаются настолько,, что приближаются к величине, минимально допустимой по условиям обеспечения надежной коммутации вентилей системы. Одному из таких возможных режимов соответствует центральная час временных диаграмм фиг.2.

В момент t происходит очередное срабатывание компаратора 2, сопровождаемое включением одновибратора 13, которое передается через триггер 16 на распределитель 11 управляющих импульсов и приводит к формировани переднего фронта центральн ого на полупериоде импульса кривой выходного напряжения инертора Ug,u. Момент t соответствует середине полупериода выходной кривой, в этот момент, как и в начале каждого полупериода, тактовый импульс генератора 9 изменяет состояние двухразрядного счетчика 1 одноврег енно единичный сигнал с вых

да младшего разряда счетчика поступ

ет на тактовый вход триггера 7, вызывая его срабатывание. Триггер 7 перебрасывает в другое состояние коммута

тор 8 полярности напряжения, интегратор 1 начинает при зтом с момента t- перезаряжаться в противоположном направлении. В момент t4 , когда нап- ряжения U| и и на входах компаратор в очередной раз становятся равными между собой, произойдет очередное срабатывание компаратора 2, однако из-за того, что промежуток времени достаточно мал и меньше длитель ности импульса, формируемого с момента tg одновибратором 13, новая команда на переключение от компаратора 2 до распределителя 11 не доходит, на выходе триггера 16, продолжает формироваться, как и до момента ti, единичный выходной сигнал. Схема триггера 16

изменит свое

состояние лишь в момент ty окончания импульса одновибратора 13, когда завершится подача на конъюнкторы 14 и 15 сигнала нулевого уровня одно- вибратора 13. Одновременно на распределитель 11 поступает команда Tia формирование заднего фронта централь ного на полупериоде импульса выходной кривой. Длительность выходных импульсов одновибратора 13 (интервалы , tj-tj и т.д.) выбирается равной минимально допустимому временному интервалу между двумя соседними коммутациями вентилей силовой схемы инвертора. Для установок на базе силовых транзисторов это обычно не превышает десятком микросекунд, для мощных тиристорных схем такие интервалы равны ста-двумстам микросекундам.

Распределитель 11 управляющих импульсов системы управления представляет собой простейшее комбинационное логическое устройство. Для определенности считают, что при формировании положительной полуволны выходного напряжения мостового инвертора включены пары вентилей А и d, при формировании Нулевой паузы - А и В, соответственно на отрицательной полуволне включены вентили В и D катодной группы, на нулевой паузе вентилей С и D анодной группы. Обозначая сигнал на выходе триггера 16 через X, а сигнал старшего разряда счетчика 10 через у, получают логические уравнения, описывающие

W ху + ху у Wg ху + ху W ху -н ху Wjj ХУ+ ху У

в процессе формирования кривой выходного напряжения инвертора в начале каждого полупериода инверсный сигнал младшего разряда счетчика 10 поступает через дизьюнктор 6 на.3- вход триггера 7 и устанавливает последний в единичное состояние, что способствует формированию паузы нулевого уровня в кривой выходного напряжения инвертора в моменты смены полярности основной гармоники кривой выходного напряжения. Благодаря этому обеспечивается определенность в последовательности переключения силовых вентилей инвертора при смене полярности выходного напряжения и облегчается построение контуро.в искусственной коммутации вентилей. Средняя частота переключения вентилей схемы на всем диапазоне регулирования выходной частоты инвертора остается практически постоянной.

Таким образом, введение в состав устройства небольшого числа дополнительных логических блоков позволяет существенно повысить коммутационную устойчивость и надежность работы инвертора в целом за счет обеспечения гарантированной длительности временных интервалов между двумя соседними коммутациями силовой схемы на всем диапазоне регулирования выт ,, ходных параметров инверторов. Фиксированная минимальная временная пауза, формируемая устройством на централь- ных на полупериоде участках выходной кривой, обеспечивает беззаварийный, без срывов коммутации плавный переход от одного поддиапазона регулирования к другому, способствуя улучшению качества процесса преобразования электрической энергии, осуществляемого инвертором.

96

Формула изобретение

Q

t5

0

5

0

5

0

Устройство для управления регулируемым мостовым инвертором напряжения, содержащее источник управляющего напряжения, соединенный.с первым входом компаратора, интегратор, выход ,которого связан с входами двух пороговых, узлов и с вторым входом компаратора, причем выход первого порогового узла соединен с R-входом счетного триггера, выход второго порогового узла связан с 5 -входом счетного .триггера через первый вход дизъюнктора, выход счетного триггера подключен через коммутатор полярности напряжения к входу интегратора, генератор тактовых импульсов, соединенный с двухразрядным счетчиком, прямой выход младшего разряда которого связан с установочным входом счетного триггера, инверсный выход младшего разряда п рисоединен к второму входу дизъюнктора, а выход старшего разряда счетчика связан с первым входом распределителя, управляющих импульсов, о т л.и чающееся тем, что, с целью повышения коммутационной устойчивости инвертора в пр.оцессе регулирования, оно снабжено формирователем коротких однополярных импульсов, связанным с одновибратором, двумя конъюнкторами, логическим инвертором, и 3k -триггером, выход компаратора связан с формирователем коротких однополярных однополярных импульсов,, через первый вход первого конъюнктора - с D -входом DK -триггера, и через логический инвертор и первый вход второго коньюнктора - с К -входом ЗК -триггера, связанного с вторым входом распределителя, выход одновибратора связан с вторыми входами коньюнкторов .

Изобретение относится к электротехнике и может быть использовано во вторичных источниках питания. Пель изобретения - повышение коммутационной устойчивости инвертора в процессе регулирования. Устройство содержит источник управляющего напряжения 3, интегратор 1, компаратор 2, пороговые узлы 4 и 5, дизъюнктор 6, триггер 7, коммутатор полярности напряжения 8, генератор тактовых импуль сов 9, двухразрядный счетчик 10, распределитель управляющих импульсов 11, В устройство введены формирователь однополяр- ных коротких импульсов 12, одновибра- тор 13, конъюнкторы 14 и 15, 1К-триг- гер 16,и логический инвертор 17. Введение новых узлов способствует формированию паузы нулевого уровня в кривой выходного напряжения инвертора в моменты смены полярности основной гар МОНИКИ кривой выход ного напряжения. Благодаря этому обеспечивается определенность в последовательности переключения силовых вентилей инвертора при смене полярности выходного напряжения и облегчается построение контуров искусственной коммутации вентилей. Средняя частота переключения вентилей схемы на всем диапазоне регулирования выходной частоты инвертора остается постоянной. Это обеспечивается за счет получения гарантированной длительности временных интервалов между двумя соседними коммутациями схемы, 2 ил. С S (Л е to 0 00 О - .1