Устройство для квазикогерентного приема фазоманипулированных сигналов Советский патент 1986 года по МПК H04L27/233 

ЦИИ, элементы И 14, 15, 38-45, 47-54, 56-63, 64-71, 73-76, элементы ИЛИ 4, 20, 21, 22-29, 30-37, 46, 55, 72, 81-88, триггеры 77-80. Цель дости- , гается введением формирователя 10 признака подканала, стробирующих блоков 8 и 9, сумматоров 12 и 13, элементов И 18 и 19, коммутаторов 16 и 17 подканалов, коммутатора VI опорного сигнала. По п.2 формулы блок 7 содерИзобретение относится к технике связи и может быть использовано в системах передачи данных по каналам связи.

Цель изобретения - повьшение поме хоустойчивости и быстродействия вхождения в синхронизм.

На фиг.1 изображена структурная электрическая схема предлагаемого устройства; на фиг.2 - структурная электрическая схема блока тактовой синхронизации; на фиг.З - структурная электрическая схема коррелятора.

Устройство дпя квазикогерентного приема фазоманипулированных сигналов содержит коррелятор 1, блок 2 выбора максимального сигнала, блок 3 памяти, первые элементы ИЛИ 4, опорный многофазный генератор 5, формирова- тель 6 управляющего сигнала, блок 7 тактовой синхронизации, первый и второй стробирующие блоки 8 и 9, формирователь 10 признака подканала, коммутатор 1 1 опорногр сигнала, первый и второй сумматоры 12 и 13, первый и второй элементы И 14 и 15, первый и второй коммутаторы 16 и 17 подканалов, третьи и четвертые элементы И 18 и 19, второй и третий элементы ИЛИ 20 и 21. При этом первый суммато содержит первый, второй, третий, четвертый, пятый, шестой, седьмой и восьмой элементы ИЛИ 22 - 29. Второй сумматор содержит первый, второй, третий, четвертый, пятый. Шестой, седьмой и восьмой элементы ИЛИ 30 - 37, Первый коммутатор подканала содержит первый, второй, третий, четвертый, пятый, шестой, седьмой и

восьмой элементы И 38 - 45 и элеменжит формирователь управляющего сигнала, делитель частоты, дешифратор, определитель знака подстройки фазы, элемент памяти, инвертор, диоды, интегратор со сбросом, перемножитель. По п . 3 формулы коррелятор 1 содержит усилители постоянного тока , сумматоры, интеграторы со сбросом , перемножители. 2 з.п. ф -Лы, 3 ил. .

ты или 46. Второй коммутатор подканала содержит первый, второй, третий, четвертый, пятый, шестой, седьмой и восьмой элементы И 47 - 54 и элемент ИЛИ 55. Первый стробирующий блок содержит первый, второй, третий, чет- вертьш, пятый, шестой, седьмой и восьмой элементы И 56 - 63. Второй стробирующий блок содержит первый, второй, третий, четвертый, пятый, шестой, седьмой и восьмой элементы И 64 - 71. Ком1 1утатор опорного сигнала содержит элементы ИЛИ 72, первый, второй, третий и четвертый элементы И 73 - 76.

Формирователь признака подканала содержит первый, второй, третий и четвертый триггеры 77 - 80, первый, второй. Третий, четвертый, пятый, шестой, седьмой и восьмой элементы ИЛИ 81 - 88. БЛОК тактовой синхронизации содержит формирюватель 89 управляющего сигнала, делитель 90 частоты, дешифратор 91, определитель 92 знака подстройки фазы, элемент 93 памяти, инвертор 94, первый и второй диоды 95 и 96, интегратор 97 со сбросом и перемножитель 98. Коррелятор содержит первый и второй усилители i 99 и 100 постоянного тока, первый и второй сумматоры 101 и 102, первый и второй интеграторы 103 и 104 со сбросом, первый и второй перемножи тели 05 и 106.

, Устройство работает следующим образом. .

Принимаем1)1Й сигнал перемножителя на перемножителях 105 и 106 коррелятора 1с двумя вэаимоортогонапьными опорными сигналами с выхода опорно31239885

го многофазного генератора 5, некогерентными в начальный момент работы с входным сигналом. Через получаемые на выходах интеграторов 103 и 104 со сбросом коррелятора 1 напря- s жения производится вычисление проекций сигнала на соответствующие опорные колебания в двух подканалах с последовательно включенными в каждом сумматоре 101(102) и усилителем Ю 99(100)постоянного тока. Увеличение на два числа зависимых каналов вызвано тем, чтобы устранить неопределенность фазы за счет ее набега и информационной манипуляции. Благодаря 15 этому, необязательно чтобы в начальньЕй момент работы опорный сигнал бьш когерентен с принимаемым. Постояннее напряжения с выходов интеграторов

103и 104 со сбросом поступают на 20 входы двух двухвходовых сумматоров

101 и 102. Напряжения на выходах сумматоров 101 и 102 имеют те же знаки, что и проекции сигнала на соответствующие опорные колебания, н подают 25 , усиления на усилителе; 99 и 100 постоянного тока.

Получаемые с интеграторов 103 и

104со сбросом и усилителей 99 и

100 постоянного тока, выходы которых зо являются выходами коррелятора 1, напряжения, знаки )которых соответствуют знакам проекций векторов сигналов на ;оординатные функции, подаются на 1лок 2 выбора максимального сигнала.

35

После коррелятора 1 действия с сигналами производится только со знаками их проекции на координатные функции, так как в устройстве определяется не точное местоположение вектора сигнала, а только угол на фазовой плоскости, е котором находится вектор сигнала и который определен координатными функциями. Это позволяет декодировать сигнал по знакам проекций 5 его вектора на координатные функции, получаемые на выходе коррелятора I.

Сигнал на соответствукщем выходе блока 2 выбора максимального сигнала соответствует определенному положениюЗО его вектора на фазовой плоскости. Поожение вектора сигнала (п-1) посылки на фазовой плоскости запоминается в од- ном-из триггеров блока 3 памяти.Сигналы (п-1)-и и п-й посылок е блока 2 вы- 55 бора максимального сигнала и блока 3 памяти поступают на соответствующие элементы И 14 и 15 и. ШШ 4, в которых

пр со те

ни пр хо щи 21 на ИЛ че

лас тот мен 8. сня тел сле сов тов нак Сиг щие эле пор эле

реж тел сиг зов (пженн н а о ние нео зна это кан вых 88 тан на рьрс 82, мен тат лас ход явл нал 77 сос

сиг

производится выделение сигналов рассогласования положительных и отрицательных уходов астоты.

Операция выделения рассогласования положительной разности частот производится на элементах И 14, выходы которых через второй стробирую- щий блок 9 объединены элементом ИЛИ 21. Формирователь 10 признака подканала подключает на вход элемента ИЛИ 21 соответствующие элементы И 14 через стробирующий блок 9.

Оптация вьщеления сигнала рассогласования отрицательной разности частот производится аналогично с элементов И 15 через стробирующий блок 8. Первые элементы ИПИ 4 служат для снятия манипуляции фазы. Формирователь 10 признака подканала работает следующим образом. Сигналы рассогласования, получаемые с выходов элементов И 14 и 15, сгруппированы по признакам каждого из четырех подканалов. Сигналы рассогласования, принадлежащие первому подканалу, сгруппированы элементом ИЛИ 86, принадлежащие по порядку подканалам - соответственно элементами ИПИ 81, 87 и 88.

До наступления режима слежения в режиме синхронизации первым обязательным «условием является наличие сигнала в соседних координатных фазовых углах во время соответственно (п1)-й и п-й посыпок, В режиме слежения сигнал может перейти, а может н не перейти в соседний фазовый угол а остается на прежнем месте. Введение этого признака может привести к неопределенности в формировании признаков двух соседних подканалов. Поэтому для формирования признака подканала для обоих режимов сигнал с выхода каждого элемента ИЛИ 81, 86 - 88 поступает раздельно на первые установочные входы триггеров 77 - 80, на вторые установочные R-входы кото- рьрс раздельно через элементы ИЛИ 85, 82, 83 и 84 поступают сигналы с элементов ИЛИ 81, 86, 88 и 87. В результате при появлении сигнала рассогласования одного из подканалов на выходе одного из триггеров 77 - 80 появляется положительный потенциал (сиг нал разрешения), а другие триггеры 77 - 80 устанавливаются в нулевое состояние (сигнал запрета).

С выхода элементов ИЛИ 20 и 21 два сигнала рассогласования, соответствующие знакам ухода частоты входного сигнала, поступают через формирователь 6 управляющего сигнала на управляющин вход опорного многофазного генератора 5,

Формирователь 6 управляющего сигнала содержит R5-триггер, переходную КС-цепочку и фильтр нижних частот (ФНЧ)(не показаны). На R-вход триггера поступает сигнал рассогласова- ВИЯ одного знака, на S-вход - другого. При поступлении 1 на R- вход триггер устанавливается в единичное состояние и находится в нем до тех пор, пока на S-вход не tioc- тупит сигнал рассогласования 1 другого знака и не опрокинет триггер в нулевое состояние,

С помощью RC-цепочки и ФНЧ, образующих полосовый фильтр, выделяется постоянная составляющая одного или другого знака в зависимости от знака ухода частоты, которая поступает на управляющий вход опорного многофазного генератора 5 для подстройки час- тоты с формирователя 6 управляющего сигнала.

В режиме слежения,сигнал на входе ФНЧ симметричный и постоянная составляющая отсутствует. Частота перемен- ной составляющей в режиме синхронизма очень нала и практически не оказывает влияния на работоспособность системы автоматической подстойки частоты (АПЧ). Эксперимент показал, что на частоте 500 кГц погрешность АПЧ составила не более 10 Гц,

Управляющее напряжение постепенно нарастает, а затем постепенно падает при переходе в режим слежения, что в противовес классической системе фазовой автоподстройки частоты (ФАПЧ), позволяет производить подстройку част тоты без переходных процессов и восстанавливать переданные двоичные сим

волы в режиме синхронизации. I

Для исключения неопределенности

фазы сформированного квазикогерентного сигнала опорный сигнал на блок 7 тактовой синхронизации поступает че- рез коммутатор 11 опорного сигнала с опорного многофазного генератора 5

В зайисимости от признака подканала, поступающего с формирователя 10 признака подканала, на вход блока 7 тактовой синхронизации подключается соответствукяций опорный сигнал с выхода опорного многофазного генератора 5 через элементы И 75, 73, 76 и 741, выходы которых объединены элементом I-iHK 72.

Сформированный таким образом квазикогерентный сигнал поступает на перемножитель 98, на другой вход которого подключен входной фазоманипу- лированный сигнал, а выход перемножителя 98 соединен с интегратором 97 со сбросом. Интервалы интегрирования которые формируют дешифратор 91, внутри пары соседних посылок сдвинуты друг относительно друга на величину, отличную от длительности посылки; .

Так как фазы опорного и принимаемого сигналов совпадают, то модули h-i по величине проекции вектора сигнала на координатную функцию. Для сравнения п-й и (п-1)-й -посьш;ок сигнала по величине (модулю) необходимо освободиться от знаков сигнала. Для этого сигнал поступает в цепь, содержащую параллельно включенные в прямом направлении диоды 95 и 96, в цепь анода одного и них последовательно включен инвертор 94.

С объединенных катодов диодов сигнал снимается на блок 92 определения знака подстройки фазы, -причем на первый вход непосредственно, на второй - через элемент 93 памяти.

Знак разности модулей и знак перестройки фазы определяются блоком 92 определения знака подстройки фазы местного генератора импульсов синхронизации, который содержит опорный многофазный генератор 5 с частотой формирователь 89 управляющего сигнала, делитель 90 частоты на п и дешифратор 91.

В зависимости от знака величины Bj формирователь 89 управляющего сигнала либо вычитает один импульс из последовательности, поступающей на вход делителя 90 частоты, умень- шая тем самым фазу, либо прибавляет один импульс, увеличивая фазу. В результате каждого вычитания или прибавления импульса фазы выходного колебания делителя 90 частоты изменяются на . Дешифратор 91 служит для формирования им Пульсов синхронизации, управляющих работой интегратора 27 со сбросом и блока 92 определения знака подстройки фазы.

Как в режиме синхронизации, так и в режиме слежения сигнал может нахоиться как в одном, так и в двух соседних или противоположных координатных фазовых углах относительно 5 оси. Для съема информации с одного подканала с целью исключения суммирования шумов со всех подканалов, сравнение сигналов (п-1)-й и п-й посылок производится в двух смежных ко- О ординатных фазовых углах. Для этого .сигналы как п-й, так и (п-)-й посылок суммируются попарно со смежных фазовых углов соответственно на элементах ИЛИ 22-37. 5

Переданные информации восстанавливают сравнением на элементах И 18 сигналов (п-1)-й и п-й посьшок с одних и тех же фазовых углов. ереданные 1 информации восстанав- 20 йвают сравнением на элементах И 19 сигналов (п-1)-й и п-й посылок с противоположных фазовых углов.

Для исключения сумг ирования шумов со всех подканалов в зависимости от признака подканала, поступающего с формирователя 10 признака подканала, подключается на выход О соответст- вующий сигнал с выхода элементов И 18 через элементы И 38 - 45, выхо- 30 ды которых объединены элементом ИЛИ 46.

Аналогично для исключения суммирования шумов со всех подканалов в за- висимости от признака подканала,пос- 35 тупающего с формирователя 10 признака подканала, подключается на выход 1 соответствующий сигнал с выхода элеентов И 19 через элементы И 47 - 54, выходы которых объединены элементом 40 Ю1И 55.

В начале работы частоты принимаемого и опорного сигналов не совпадают и разность частот меньше 45

25

. tir/г

а,

где J - время интегрирования.

Если за время действия сигнала дополнительная фаза нарастает на величину, много меньшую ТГ , то практически результирующий закон измене- ния фазы мало отличается от того, который имеет место при отсутствии расстройки по частоте, и прием сигна5 О 5

20

30

35 0

5

25

0

5

ла не изменится. Для данного случая

/ Щ. Поэтому в начальный момент

работы устройства неопределенность фазы сигнала за счет разности частот будет отсутствовать.

При несовпгодении частот набег фазы происходит в одну или другую сторону, в зависимости от знака разности двух частот относительЕЮ координатных осей. Переход фазы в соседний координатный угол о пределяется опросом с частотой тактирования. Если за время такта фаза переходит в соседний координатный угол, то вьщеляется синхроимпульс, который поступает в формирователь 6 управляющего сигнала для сдвига фазы опорного многофазного генератора 5. С каждым синхроимпульсом разность частот уменьшается, скорость набега фазы уменьшается и в установившемся режиме синхронизация осуществляется по ближайшему по направлению набега фазы координатному вектору. Переданные двоичные символы снимаются с координатных фазовых углов, сдвинутых на информационную разность фаз.

ъ

Формула изобретения

1. Устройство для кв зикогерент- ного приема фазоманипулированных СИ1- налов, содержащее коррелятор, выходы которого соединены с соответствующими входами блока выбора максимального сигнала, первые и вторые выходы которого подключены соответственно к первым и вторым входам первых элементов ИЛИ и к соответствзпсицим входам блока памяти, выходы которого со- единень с первыь1и входами соответствующих первых и вторых элементов И, вторые входы которых подключены к соответствующим выходам первых элементов ШШ, формирователь управляющего сигнала, выход которого соединен с входом опорного многофазного генератора, первый и второй выходы которого соединены соответственно с первым и вторым входами коррелятора, блок тактовой синхронизации, первый выход которого подключен к тактовому входу блока памяти, второй и третий элементы ИЛИ, выходы которых соединены соответственно с первым и вторым входами, формирователя управляющего сигнала, отличающееся

тем, что, с целью повышения помехоустойчивости и быстродействия вхождения в синхронизм, в него введены формирователь признака подканала, первый и второй стробирующие блоки, два сумматора, третьи и четвертые элементы И, два коммутатора подканалов и коммутатор опорного сигнала, выход которого соединен с первым входом блока тактовой синхронизации, второй вход которого подключен к третьему входу коррелятора, четвертый вход которого подключен к второму выходу блока тактовой синхронизации, первый, второй, третий и четвертьй выходы опорного многофазного генератора соединены соответственно с первым, вторым, третьим и четвертым вхо дами коммутатора опорного сигнала, пятый, шестой, седьмой и йосьмой входы которого подключены к первым нходам первого и второго коммутаторов подканалов, к соответствующим первым входам первого и второго стро- бирующих блоков и соответственно к . первому, второму, третьему и четвертому выходам формирователя признака подканала, первые и рторые входы которого соединены с соответствующими выходами -первых элементов И и с соответствующими вторыми входами первого стробирующего блока, выходы которого соединены с соответствующими входами третьего элемента ИЛИ, третьи и четвертые входы формирователя признака подканала подключены к соответствующим первым и BTOpbiM выходам вторых элементов И и к соответствующим вторым входам второго стробирующего блока, выходы которого соединены с соответствующими входами второго элемента ИЛИ, выходы первого и второго сумматоров соединены соответственно с первыми и вторыми входами третьих и четвертых элементов И, вьпсоды которых соединены с вторыми входами соответственно первого и второго коммутато- ров подканалов, входы первого сумматора подключены к соответствующим входам блока памяти, Выходы которого соединены с соответствующими входа- ми второго сумматора, содержащего во семь элементов ИЛИ, входы которых являются входами второго сумматора, выходами которого являются выходы элементов ИЛИ, первый сумматор содер жит восемь элементов ИЛИ, входы которых являются входами первого сумматора , выходами которого являются

S 0 5 о 0 5

вькоды элементов. ИЛИ, каждый из коммутаторов подканалов содержит восемь элементов И и элемент ИЛИ, входы которого подключены к выходам элементов И, первые и вторые входы которых являются первыми и вторыми входами коммутаторов подканалов, выходами которых: являются выходы элементов ИЛИ, каждый из стробирующих блоков содержит восемь элементов И, выходы которых являются выходами стробирую- цих блоков, первыми и вторьми входами которьк являются первые и вторые вхо- ,цы элементов И, коммутатор опорного сигнала содержит элемент ИЛИ к че ъгр элемента И, выходы которых сс.динеяг: с входами элемента ИЛИ, выход ,.;/,- го является выходом коммутатора огзу- ного сигнала, первым, вторым, третьим и четвертым входами которого являются первы е входы соответственно первого, второго, третьего и четвертого элементов И, вторые входы которых являются соответственно пятым, шестым, седьмым и восьмым входами коммутатора опорного сигнала, формирователь признака подканала содержит четыре триггера и восемь элементов ИЛИ, при этом выход первого элемента ИЛИ соединен с первыми входами второго, третьего и четвертого элементов ИЛИ и с первым установочным входом первого триггера, второй установочный вход которого подключен к выходу того элемента ИЛИ, первый вход которого подключен к выходу шестого элемента ИЛИ, к второму входу третьего элемента ИЛИ, к второму входу четвертого элемента ИЛИ и к первому установочному входу второго триггера, второй установочный вход которого соединен с выходом второго элемента ИЛИ, второй вход которого соединен с вторым входом пятого элемента ИЛИ, с третьим входом третьего элемента ИЛИ, с выходом седьмого элемента ИЛИ не первым установочным входом третьего триггера, второй установочный вход которого подключен к выходу четвертого элемента ИЛИ, третий вход которого соединен с третьими входами второго и пятого элементов ИЛИ, с выходом восьмого элемента ИЛИ и с первьп установочным входом четвертого триггера, вторбй установочный вход которого подлючен к выходу третьего эо1емента ИJШ, выходы первого, : второго, четвертого и третьего трйг11

геров являются соответственно первым вторым, третьим и четвертьм выходами формирователя признака подканала первыми, вторыми, третьими и четвертыми входами которого являются перг вые, вторые, третьи и четвертые входы первого, шестого, седьмого и восьмого элементов lUIH.

2. Устройство по П.1, о т л и ч аю щ е е с я тем, что блок тактовой синхронизации содержит формирователь управляющего сигнала, делитель частоты и дешифратор, определитель знака подстройки фазы, элемент памяти, ин- вертор, два диода, интегратор со сбросом и перемножитель, выход которого соединен с первым входом интег.ратора со сбросом, выход которого соединен с анодом первого диода и с входом инвертора, выход которого под ключен к аноду второго диода, катод которого соединен с катодом первого диода, с первым входом определителя знака подстройки фазы и с первым входом элемента памяти, второй вход которого подключен к второму входу интегратора со сбросом и с первьм выходом дешифратора, входы которого подключены к первым выходам делителя частоты, вход которого соединен с выходом формирователя управляющего сигнала, первый вход которого подключен к выходу определителя знака под, стройки фазы, второй и третий входы которого соединены соответственно с выходом

38

37

элемента памяти и с вторым выходом дешифратора, второй вход формирователя управляющего сигнала подключен к первому входу перемножителя и является первым входом блока тактовой синхронизации, вторым входом которого является второй вход перемножителя, второй и третий выходы делителя частоты являются соответственно первым и вторым выходами блока тактовой синхронизации.

3. Устройство по п;1, отличающееся тем, что коррелятор содержит два усилителя постоянного тока, дна сумматора, два интегратора со сбросом и первый и второй перемножители, выходы которых соединены с первыми входами соответственно первого и второго интеграторов со сбросом выходы которых соединены соответственно с первыми и вторыми входами первого и второго сумматоров, выходы которых подключены к входам соответственно первого и второго усилителей постоянного тока, вторые входы интеграторов со сбросом объединены и являются четвертым входом коррелятора, третьим входом которого являются объединенные первые входы первого и второго перемножителей, вторые входы которых являются соответственно первым и вторым входами коррелятора, выходами которого являются выходы первого и второго интеграторов со сбросом и выходы первого и второго усилителей постоянного тока.

32

9

93

Ш

It П . pi i|S „III

90

Редактор А. Сабо

Составитель О, Геллер

Техред О.Сопко Корректор А.Обручар

Заказ 3411/58 Тираж 624 . Подписное ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Фиг.

Изобретение относится к технике связи. Повьшается помехоустойчивость и быстродействие вхождения в синхронизм. Устройство содержит коррелятор I, блок 2 выбора макс.сигнала, блок 3 памяти, опорный многофазный генератор 5, формирователь 6 управляющего сигнала, блок 7 тактовой синхрониза