Устройство для контроля двухступенчатого дешифратора Советский патент 1986 года по МПК G06F11/30 

Изобретение относится к автоматике и вычислительной технике и может быть использована для контроля цифровой аппаратуры.

Цель изобретения - сокращение аппаратурных затрат.

На фиг. 1 представлена функциональная схема устройства вместе с контролируемым дешифратором; на фиг 2 - временная диаграмма работы устройства.

Схема устройства для контроля двухступенчатого дешифратора и контролируемый дешифратор включает контролируемый дешифратор 1, содержащий первую 2 и вторую 3 ступени дешифраций, первый элемент НЕ А, первый и втЬрой элементы ИЛИ 5 и 6, схему 7 сравнения, формирователь 8 импульсов, элемент 9 задержки, второй элемент НЕ 10, элементы И 11-13, третий элемент ИЛИ 14, выход 15 неисправности устройства, выход 16 исправности устройства, вход 17 номера выбираемой ступени устройства, стробирующий вход 18 устройства.

Устройство для контроля двухсту- пен чатого дешифратора работает еле- дукнцим образом.

На информационные входы ступеней 2 и 3 контролируемого дешифратора 1 поступает N-1 младших разрядов адресного слова. Старший N-й разряд адресного слова поступает на вход 17 номера выбираемой ступени устройства и через первый элемент НЕ 4 и первый элемент ИЛИ 5 поступает на вход разрешения выборки первой ступени 2 контролируемого дешифратора 1, а че- рез второй элемент ИЛИ 6 поступает на вход разрешения выборки второй ступени 3 контролируемого депшфрато- ра 1. Строб сопровождения кода поступает через вход 18 устройства на входы элементов ИЛИ 5 и 6, устанавливая обе ступени 2 и 3 в рабочее состояние. При исправной работе на одноименных выходах обеих ступеней 2 и 3, соответствующих входному

10

fS

20

25

через элемент НЕ 10 поступает на один из входов элемента И 11 логическим 0. При этом импульс с выхода формирователя 8 импульсов не проходит через элемент И 11. Формирователь 8 импульсов формирует из строба сопровождения импульс, передний фронт которого задержан относительн переднему фронту строба на время, превышающее время задержки рас пространения кода в дешифраторах 2 и 3, схеме 7 сравнения и элементе НЕ 10, а задний фронт которого совпадает с задним фронтом строба.

В случае, когда одна из ступеней 2 и 3 дешифратора 1 неисправна, то очевидно, что коды на их выходах будут неодинаковы, и на выходе схе мы срайнения отсутствует логическая 1. При этом сигнал с выхода элемента НЕ 10 не запрещает прохождение импульса от формирователя 8 импульсов, который проходит .также - через элемент ИЛИ 14 как сигнал неисправности.

По окончании строба сопровождени на входах выборки ступеней 2 и 3 ус тановятся сигналы, соответствующие значению старшего (N-ro) разряда де

шифрируемого кода. При этом все выходы одного из дешифраторов .установятся в .нулевое (неактивное) состоя ние, а комбинация сигналов на выходах другого дешифратора будет соот35 ветствовать м.падшим (N-1)-разрядам входного кода. На выходе схемы 7 сравнения при этом отсутствует сигнал равенства и, значит, элемент И 13 закрыт, а элемент И 12 открыт дл

40 прохождения импульса с выхода элемента 9 задержки. Время задержки определяется так же, как и время пе реднего фронта в формирователе 8 им пульсов. Импульс с выхода элемента

45 9 задержки поступает через элемент И 12, как и строб сопровождения для дешифрованного кода.

В случае, если в оДной из ступеней 2 и 3 дешифратора 1 имеется не(N-1)-разрядному коду на входе, додж- 50 исправность по линиям, связанным с

ны появиться одинаковые сигналь, которые сравниваются в схеме 7 сравot +i)

нения5 рассчитанной на / -разрядные коды. Если коды, поступившие на первую и вторую группы входов схемы сравнения 7 одинаковы, то на выходе схемы 7 сравнения формируется сигнал равенства (логическая 1), который

S

0

5

через элемент НЕ 10 поступает на один из входов элемента И 11 логическим 0. При этом импульс с выхода формирователя 8 импульсов не проходит через элемент И 11. Формирователь 8 импульсов формирует из строба сопровождения импульс, передний фронт которого задержан относительно переднему фронту строба на время, превышающее время задержки рас пространения кода в дешифраторах 2 и 3, схеме 7 сравнения и элементе НЕ 10, а задний фронт которого совпадает с задним фронтом строба.

В случае, когда одна из ступеней 2 и 3 дешифратора 1 неисправна, то очевидно, что коды на их выходах будут неодинаковы, и на выходе схемы срайнения отсутствует логическая 1. При этом сигнал с выхода элемента НЕ 10 не запрещает прохождение импульса от формирователя 8 импульсов, который проходит .также - через элемент ИЛИ 14 как сигнал неисправности.

По окончании строба сопровождения на входах выборки ступеней 2 и 3 установятся сигналы, соответствующие значению старшего (N-ro) разряда де шифрируемого кода. При этом все выходы одного из дешифраторов .устано вятся в .нулевое (неактивное) состояние, а комбинация сигналов на выходах другого дешифратора будет соот5 ветствовать м.падшим (N-1)-разрядам входного кода. На выходе схемы 7 сравнения при этом отсутствует сигнал равенства и, значит, элемент И 13 закрыт, а элемент И 12 открыт для

0 прохождения импульса с выхода элемента 9 задержки. Время задержки определяется так же, как и время переднего фронта в формирователе 8 импульсов. Импульс с выхода элемента

5 9 задержки поступает через элемент И 12, как и строб сопровождения для дешифрованного кода.

В случае, если в оДной из ступеней 2 и 3 дешифратора 1 имеется невходом выборки, то в отсутствии строба сопровождения выходы обеих ступеней окажутся в одинаковом состоянии (либо в неактивном, либо с возбужденными одноименными выходами) ,. При этом на выходе схемы 7 сравнения появится сигнал равенства,который откроет элемент И 13 и закроет

3

элемент И 12. Импульс с выхода элемента 9 задержки поступит на выход 15 устройства через элементы И 13 и ИЛИ 14 как сигнал неисправности устройства.

Таким образом, при наличии неисправности в ступенях 2 и 3 при дшифрации (N-1)-входных разрядов ошибка обнаруживается во время действия импульса с выхода формирова- теля 8. Если же неисправность имеет место по линии сигнала выборки, то она обнаруживается во время действия импyльc k с выхода элемента 9 задержки.

Формула изобретения

Устройство для контроля двухступенчатого дешифратора, содержащее схему сравнения и первый элемент И, причем выход равенства схемы сравнения соединен с первым входом первого элемента И, первая группа входов схемы сравнения соединена с группой выходов первой ступени контроли- руемого дешифратора, отличающееся тем, что, с целью сокращения аппаратурных затрат, оно содержит формирователь импульсов, элемент задержки, два элемента НЕ, три элемента ИЛИ, второй и третий элементы И, причем выходы первого и

второго элементов ИЛИ соединены соответственно с входами разрешения выборки первой и второй ступеней контролируемого дешифратора, вход номера выбираемой ступени устройства соединен с первым входом второго элемента ИЛИ и входом первого элемента НЕ, выход которого соединен с первым входом первого элемента ИЛИ, стробирующий вход устройства соединен с вторыми входами первого и второго элементов ИЛИ и входом формирователя импульсов, выход которого соединен с входом элемента задержки и первым входом второго элемента И, выход которого соединен, с первым входом третьего элемента ИЛИ, выход, которого является выходом неисправности устройства, выход элемента задержки соединен с вторым входом перво.го элемента И и первым входом третьего элемента И, выход которого является выходом исправности устройства, выход равенства схемы сравнения через второй элемент НЕ -соединен с вторыми входами второго и третьего элементов И, выход первого элемента И соединен с вторым входом третьего элемента ИЛИ, вторая группа входов схемы сравнения соединена с группой выходов второй ступени контролируемого дешифратора.

Составитель В.Гречнев Редактор Л.Авраменко Техред ЭЛижмар Корректорд.Муйка

За;;Г4127У49 тир аж 671Подписное ВНИИПИ Государственного комитета Li.uf по делам .изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Прои 3 водственнр

-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Изобретение относится к области автоматики и вычислительной техники и может быть использовайо для контроля цифровой аппаратуры. Целью изобретения является сокращение аппаратурных затрат. Цель достигается тем, что в двухступенчатом дешифраторе для контроля рабочего дешифратора одной ступени используется не введенный для этой цели дополнительный дешифратор, а рабочий дешифратор другой ступени, к которому в данный момент нет обращения. С этой целью цикл работы устройства разбивается на две части. В первой части цикла осуществляется контроль работы дешифраторов, двух ступеней путем сравнения сигналов на их выходах с помощью схемы сравнения, во второй части цикла происходит опрос выбранного дешифратора и контроль цепей формирующих сигналы разрешения выборки ступеней контролируемого дешифратора. В первой части цикла с помощью сигнала, поступающего на стробирующий вход устройства, разрешается выборка из обеих ступеней контролируемого дешифратора. Этот же сигнал запускает формирователь импульса, который при сигнале несравнения на выходе схемы сравнения формирует сигнал неисправности.После окончания действия сигнала на стробирукнцем входе устройства разрешается выборка той ступени контролируемого дешифратора, котора1я определяется сигналом на входе номера выбираемой ступени устройства. Сиг- . нал с выхода формирователя импульса, задержанный элементом задержки, формирует сигнал сопровождения выхода дешифратора (сигнал исправности) или сигнал неисправности устройства в зависимости от того, исправна или нет цепь разрешения выборки ступеней дешифратора. 2 ил. с Ш О) го 4аь М СХ СП