Устройство автоматической стабилизации мощности Советский патент 1986 года по МПК H03G3/20 

1i2

Изобретение относится к радиотехнике, может быть использовано в радиопередающих устройствах и является усовершенствованием изобретения по основному авт. св. № 1136306.

Целью изобретения является уменьшение мощности, рассеиваемой транзисторами выходного усилителя мощности в переходном режиме.

На чертеже представлена структур- нал электрическая схема устройства автоматической стабилизации мощности.

Устройство автоматической стабилизации мощности содержит регулируемый каскад 1, выходной усилитель 2 мощности, датчик 3 выходной мощности, пороговый элемент 4, элемент Ш1И- НЕ 5, дискретный интегратор 6, датчик 7 остаточного напряжения, дополнительный пороговый элемент 8, до- полиительный дискретный интегратор 9, управляемый источник 10 питания, компаратор 11, антенный согласующий блок 12 и антенну 13, при этом дискретный интегратор содержит ревепсив- ный счетчик 14, генератор 15 ш пуль- сов, первый и второй элементы И 16 и 17 и инвертор 18.

Устройство автоматической стабилизации мощности работает следузощим (Образом.

Пусть нагрузкой выходного усилителя 2 мощности является антенна 13, под1спюченная к выходу выходного уси- литаля 2 через антенный согласующий блок 12, Тогда высокочастотная энергия с выхода выходного усилителя 2 мощности по фидеру поступает в антенну 13 через антенный согласующий блок 12. Выходная мощность Р выходного усилителя 2 мощности контролируется датчиком 3 выходной мощности, преобразуется в постолнное управляющее напряжение, которое поступает на вход порогового элемента 4. Высокочастотное напряжение U с коллектора транзистора выходного усилителя 2 мощности поступает на вход датчика 7 остаточного напряжения, на другой вход которого поступает напряжение Е коллекторного питания выходного усипите- ля 2 т щности. Напрягжение с выхода датчика остаточного напряжения 7 пропорционально разности Е-и, т.е. оста- точному напряжению на коллекторе транзистора выходного усилителя 2 мощности, и поступает на входаг допол

5г

нительного порогового элемента 8 и компаратора 1«

В зависимости от изменения импеданса нагрузки Z режим выходного усилителя 2 мощности при неизменном напряжении питания усилителя мощности может меняться от перенапряженного, когда (Е-и) , а ., до не- донапряженного, когда (E-U) ,

а опг и иопт соответственно остаточное напряжение на коллекторе и сопротивление нагрузки выходного усилителя 2 мощности в оптимальном режиме.

Если 7. R , то (Е-и)1 „ , а нот

выходная мощность Р может быть как больше, так и меньше .

При на выходе порогового элемента 4 появляется сигнал логической 1, однако, поскольку (R-U) t на выходе дополнительного порогового элемента 8 появляется также сигнал логической 1, поэтому на выходе элемента ИЛИ-НЕ 5 появляется сигнал логического О, по которому дискретный интегратор 6 обеспечивает уменьшение напряжения возбуждения и пропорциональное уменьшение тока и высокочастотного напряжения выходного усилителя 2 мощности. Одновременно сигнал логической 1 поступает с выхода дополнительного порогового элемента 8 на вход дополнительного дискретного интегратора 9, который обеспечивает увеличение напряжения управляемого источника 10 питания .

При 3 выходе порогового элемента 4 появляется сигнал логического О, однако, поскольку (E-U)lp , на выход е дополнительного порогового элемента 8 появляется сигнал логической 1, поэтому на выходе элемента ИЛИ-НЕ 5 появляется сигнал логического О, по которому дискретный интегратор 6 обеспечивает уменьшение напряжения возбуждения, подаваемого на выходной усилитель 2 мощности.

Следовательно, несмотря на то, что с выхода датчика 3 выходной мощности в первом случае тюступает управляющее напряжение, соответствующее необходимости уменьшения напряжения возбуждения, а во втором - увеличение, в обоих случаях на диск- ретнь й интегратор 6 регулируемого каскада 1 поступает сигнал логического о, по которону он обеспечи- ва-ет уменьшение напряжения возбуждения. Такое уменьшение будет происходить до тех пор, пока с выхода дополнительного порогового элемента 8 не появится сигнал логического О, т.е. когда разность (E-U) будет больше 1др . Такой алгоритм работы необходим для того, чтобы предотвратить перегрузки усилителя 2 мощности в процессе увеличения напряжения коллекторного питания Е при Если ,„„ , то (Е-и)1„„ , а

.г -

Так как (Е-1})1д , то на выходе

дополнительного порогового элемента 8 появляется сигнал логического О, по которому дополнительный дискретный интегратор 9 обеспечивает уменьшение напряжения коллекторного питания и, следовательно, остаточного напряжения на коллекторах транзисторов выходного усилителя.

Так как выходе порогового элемента 4 также появляется сигнал логического О. Поскольку на обоих входах элемента ИЛЙ-НЕ 5 появляются сигналы логического О, то на его выходе и на входе первого элемента И 16 дискретного интегратора 6 появляется сигнал логической i

Однако увеличения выходного вы- сакочастотного напряжения регулируемого каскада 1 не происходат, поскольку на выходе компаратора } присутствует сигнал логического О, что свидетельствует аб относительно большом остаточном напряжении на коллекторах транзисторов выходного усилителя 2 мощности, и не происхоСоставитель Л, Закс Редактор П, Коссей Техред М.Ходанич Корректор В. Синицкая

Заказ 4630/56 Тираж 816Подписное

ВНИИПЙ Государственного комитета СССР

по делам изобретений и открытий П3035, Москва, Ж-35, Раушская наб,, д. 4/5

Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4

дит увеличения мощности, рассеиваемой транзисторами выходного усилителя мощности в переходном режиме.

Как только величина остаточного напряжения достигнет некоторой величины Д , гр.е , на выходе компаратора I появится сигнал логической 1, по этому сигналу дискретный интегратор 6 обеспечивает увеличение напряжения возбуждения н пропорциональное увеличение коллекторного тока выходного усилителя 2 мощности.

Формула изобретения

Устройство автоматической стабили- зации мощности по авт. св. № 1136306, о тл и ча ющ е е ся тем, что,

с целью уменьшения мощности, рассеиваемой транзисторами выходного усилителя мощности в переходном режиме, дискретный интегратор выполнен в виде реверсивного счетчика, выходы которого являются входом дискретного интегратора, а входы Сложения и Вычитания подключены через первый и второй элементы И соответственно к выходу генератора импульсов, к второму входу второго элемента И пЬдкл:о- чен инвертор, вход которого подключен к второму входу первого элемента И и является входом дискретного интегратора, при этом между выходом

датчика остаточного напряжения и третьим входом первого элемента И включен компаратор, порог срабатывания которого превышает порог срабатывания дополнительного порогового

элемента.

Изобретение относится к радиотехнике и может использоваться в ра- диопередакяцих устройствахо Цель изо-, бретеяия - уменьшение bfbiimocTH, рассеиваемой транзисторами выходного усилителя модности (ВУМ) в переходном режиме. Входной сигнал поступает через регулируемый каскад 1, БУМ-2 и антенш 1Й согласующий блок 12 на антенну 13. Выходная мовшость ВУН 2 контролируется датчиком 3 выходной мощности. Сформированное им постоянное управляющее напряжение поступает на пороговый элемент (ПЭ) 4. Датчик остаточного напряжения (ДОН) 7 формирует напряжение, пропорциональное разности напряжения коллекторного питания ВУМ 2, которое поступает с управляемого источника питания 10 и выходного высокочастотного напряжения ВУМ 2, Это напряжение поступает на ПЭ 8 и на компаратор II. Если выходная мощность ВУМ 2 больше оптимальной, на выходе ГО 4 будет сигнал 1. Если сигнал с ДОН 7 меньше оптимального,на выходе ПЭ 8 появится сигнал I. В зависимости от этих сигналов, поступающих на элемент ИЛИ- НЕ 5, и сигнала с компаратора П дискретный интегратор 6 обеспечивает изменение напряжения возбуждения ВУМ 2, а дискретный интегратор 9 - увеличение напряжения управляемого источника питания, 1 ил. С