Преобразователь напряжение-код Советский патент 1986 года по МПК H03M1/44 

пряжения, блоком 31 компараторов и дешифратором 32. В третьей ступени определяют три разряда с участием преобразователей 14-17 код - напряжение, делителя 3 напряжения, блока 30 компараторов и дешифратора 33„ Коды записываются в регистр 40 по импульсу, вырабатываемому по окончании |1Ормирования действительного кода, с использованием дифференциальных усиИзобретение относится к радиоэлектронике, автоматике и вьг-шслительной технике и может быть использовано в аппаратуре преобразования широкополосных телевизионных сигналов в цифровой код, в технике физического эксперимента.

Цель изобретения - повьшение быстродействия преобразователя за счет исключения дифференциальных усилителей из структуры вычитающего типа, а также повышение долговременной стабильности точностньк, характеристик преобразователя.

На фиг. 1 приведена блок-схема преобразователя напряжение - код; на фиг. 2 - делитель напряжения из п ячеек; на фиг. 3 - блок-схема преобразователя код - напряжение.

Преобразователь содержит делители 1 - 3 напряжения, калодый из которых состоит из генератора 4 и ячеек 5,,. ..,5„, включающих конденсаторы 6, ,.. .560 полевые транзисторы 7,,...,7 и 8, ,.„.,8у,, конденсаторы 9,,...,9п, а также .блок 10 компараторов, дешифратор 11, преобразователи 12-17 код - напряжение, каждый из которых состоит из делителя 18 напряжения, входов 19 и 20 и выхода 21 делителя напряжения, полевых транзисторов 22- 25, цифровых входов 26 и 27 и выходов 28 и 29 преобразователя код - напряжение, а также блоки 30 и 31 компараторов, дешифраторы 32 и 33, дифференциальные усилители 34 и 35 с входами 36 и 37 регулировки смещения, пороговые элементы 38 и 39, регистр 40.

Преобразователь работает следующим образом.

лителей 34 и 35 с балансировкой нуля и пороговых элементов 38 и 39. Делитель напряжения на коммутируемых конденсаторах содержит двухфазный генератор, ячейки, конденсаторы и полевые транзисторы. Преобразователь код- напряжение содержит делитель напряжения и полевые транзисторы. 2 з.п. ф-лы, 3 ил.

Входное напряжение U, , поступающее на вход блока 10 компараторов, сравнивается с двоично-весовыми значениями напряжения, формируемыми из опорного напряжения U делителем 1 напряжения. Результат сравнения в виде количества единичных уровней с выхода блока 10 компараторов поступает на вход депшфратора 11, где преобразуется в прямой и поразрядно ин- ззерсный двухразрядные коды, поступающие на входы преобразователей 12 - 15 код-напряжение для масштабирующего преобразования в код опорного напряжения П во второй и третьей ступенях преобразования (фиг. 1).

Во второй ступени преобразования, содержащей блоки 12 и 13, а также делитель 2 напряжения, блок 31 компараторов и дешифратор 32, вырабатывается прямой и поразрядно инверсный двухразрядный код, используемый для формирования семи градаций опорного сигнала в третьей ступени преобразования, которая включает блоки 14 и 15, а также преобразователи, 16 и 17 код-напряжение, делитель 3 напряжения, блок 30 компараторов и дешифратор 33.

С выхода дешифратора 11 первый (старший) и второй разряды кода поступают на входы регистра 40, с выхода дешифратора 32 третий ,и четвер- тьм разряды кода поступают на входы

регистра 40, три младших разряда кода, формируемых дешифратором 33 по результату сравнения в блоке 30 входного сигнала с семью градациями,полученными из Ug 5 а также поступают

на входы регистра 40, Запись в регистр происходит в момент точного совпадения напряжения U с напряже

3

нием, сформированным из Ug, соответствующим одной из двух границ зоны нечувствительности, что обеспечивается использованием дифференциальных усилителей 34 и 35, балансировкой 36 и 37 которых устанавливается величина этой зоны. Таким образом устраняется вероятность возникновения ложных кодов, связанная с наличием .помех и внутренних шумов. Пороговые уровни для работы регистра 40 формируют элементы 38 и 39.

Повьшенное быстродействие преобразователя связано с возможностью использования структуры, не содержащей суммирующих усилителей между блоками 12 и 13, 13 и 2, 14 и 15, 15 и 16, 16 и 17, 17 и 3. Построения делителей 1 - 3 напряжения и преобразователей 12 - 17 код-напряжение с использованием коммутируемых конденсаторов (фиг. 2 и 3) позволяют повысить долговременную стабильность преобразователя.

Делители 1 - 3 напряжения (фиг.2) содержат последовательно соединенные ячейки 5,,,..,5п, напряжение на выходах которых формируется за счет заряда конденсаторов 6, ,. .., в результате коммутаций полевых транзисторов 7|,...,7 и 8,,.,.,8 и пе- резаряда конденсаторов 9,,...,9, управляемых противофазными последовательностями импульсов с выхода двухфазного генератора 4.

Использование коммутируемых конденсаторов обеспечивает большую точность соотношения выходных напряжений делителей напряжения, а также высокую временную стабильность точностных характеристик преобразователя в целом.

Формула изобретения

Г. Преобразователь напряжение - код, содержащий источник опорного йапряжения, выход которого подключен к первому входу первого делителя напряжения,.второй вход которого подключен к шине нулевого потенциала, а выходы подключены к группе входов первого блока компараторов, к входу

которого подключен вход преобразс)ва- теля напряжение - код, выходы первого блока компараторов подключены к входам первого дешифратора, первый и второй выходы которого подключены

1,62074

1-: цифровым входам первого преобразователя код - напряжение, второй делитель напряжения, выходы которого подключены к группе входов второго блока 5 компараторов, выходы которого подключены к входам второго дешифратора, первьй и второй выходы которого подключены к цифровым входам второго преобразователя код, - напряжение,тре- 0 третий делитель напряжения, выходы которого подключены к группе входов третьего блока компараторов, к первому входу которого подключен вход преобразователя напряжение - код, выхо- 5 ды третьего блока компараторов подключены к входам третьего дешифратора, отличающийся тем, что, с целью повышения его быстродействия, в него введены третий,чет- 0 вертый, пятый и шестой преобразователи код - напряжение, первый и второй дифференциальные усилители, первый и второй пороговые элементы и регистр, причем первый и второй выходы перво- 5 го дешифратора подключены к цифровым входам третьего преобразователя код - напряжение, третий и четвертый выходы первого дешифратора подключены к цифровым входам четвертого и пя- 0 того преобразователей код - напряжение, выходы первого преобразователя код - напряжение подключены к аналоговым входам четвертого преобразователя код - напряжение, выходы кото- , рого подключены к входам второго делителя напряжения, источник опорного напряжения подключен к первым аналоговым входам первого и третьего преобразователей код - напряжение, тре- Q тий и четвертый выходы второго дешифратора подключены к цифровым входам шестого преобразователя код - на пряжение, первый выход которого подключен к первому входу третьего де- лителя напряжения, а второй выход - к второму входу третьего делителя напряжения, второму входу третьего блока компараторов, прямому входу первого дифференциального усилителя и 0 инверсному входу второго дифференциального усилителя, выходы третьего преобразователя код - напряжение подключены к аналоговым входам пятого .преобразователя код - напряжение, вы- -Ходы которого подключены к аналоговым входам второго преобразователя код напряжение., выходы которого подключены к аналоговым входам шестого преобразователя код - напряжение, вход

преобразователя напряжение - код подключен к входу второго блока компара- торов, инверсному входу первого дифференциального усилителя и прямому входу второго дифференциального уси- лителя, вторые аналоговые входы первого и третьего преобразователей код-напряжение подключены к пшне нулевого потенциала, выход первого дифференциального усилителя через пер- вый пороговый элемент подключен к входу записи регистра, выход второго дифференциального усилителя через второй пороговый элемент подключен к входу записи регистра, первый и тре- тий выходы первого дешифратора подключены соответственно к первому и второму входам регистра, первый и третий выходь второго дешифратора подключены соответственно к третьему и четвертому входам регистра, выходы третьего дешифратора подключены к пятому, шестому и седьмому входам регистра, выходы которого являются выходш 1и преобразо- вателя напряжение - код.

2. Преобразователь по п.1, о т - л и ч а ю щ и й-с я тем, что, с целью повьш1ения временной стабильности точностных характеристик, делитель напряжения содержит двухфазный генератор и последовательно соединенные ячейкиэ каждая ячейка содержит два конденсатора и два полевых транзистора, сток первого шалевого транзистора является входом ячейки и подключен к первому выводу первого конденсатора, второй вывод которого является выходом ячейки и подключен к истоку второго полевого транзистора,: сток которого подклйчен к истоку первого полевого транзистора и первому выводу второго конденсатора, второй вьшод которого подключен к первому вьшоду второго конденсатора следующей ячейки, вход

j Q, 5

0

5

0

первой ячейки является первым входом делителя напряжения, выходы всех последующих, кроме последней, ячеек являются выходами делителя напряжения, вторым входом которого является выход последней ячейки, затворы первых полевых транзисторов всех ячеек подключены к первому вькоду двухфазного генератора, к второму выводу которого подключены затворы вторых полевых транзисторов всех ячеек,

3. Преобразователь по п.1, о т л и- чающийс-я тем, что, с целью повышения временной стабильности точностных характеристик, каждый из .преобразователей код-напряжение содержит делитель напряжения и четыре полевых транзистора, первьш вход делителя напряжения является первым аналоговым входом преобразователя код - напряжение и подключен к стоку первого полевого транзистора, исток которого под ключен к первому выходу преобразователя код - напряжение и истоку второго полевого транзистора, сток которого подключен к стоку третьего полевого транзистора и выходу делителя напряжения, второй вход делителя напря-. жения является вторым аналоговым входом преобразователя код - напряжение и подключен к стоку четвертого полевого транзистора, исток которого подключен к второму выходу преобразова теля код - напряжение и истоку третьего полевого транзистора, затвор которого подключен к затвору первого полевого транзистора и является первым цифровым входом преобразователя

.код - напряжение, затвор второго по- .

.левого транзистора является вторым цифровым входом преобразователя код- напряжение и подключен к затвору четвертого полевого транзистора.

Изобретение относится к радиоэлектронике, автоматике и вычислительной технике и может быть использовано в аппаратуре преобразования широкополосных сигналов в цифровой код, в технике физического эксперимента. С целью увеличения быстродействия и повьшения долговременной стабильности точностных характеристик в преобразователе использована структура, поз- воляющая исключ 1ть вычитающие ускпи- тели, ухудшающие быстродействие, не- oбxoди ь e при использовании резистив- ных делителей напряжения. Это также позволяет повысить точность и уменьшить погрешность старения элементов, поскольку точность делителей напряжения на коммутируемых конденсаторах, используемых в данном случае, мало зависит от номиналов конденсаторов. Преобразователь напряжение - код содержит три ступени преобразования по разрядам вькодного кода. Преобразование двух старших разрядов в первой ступени осуществляется с помощью делителя 1 напряжения, блока 10 компараторов и дешифратора 11, во второй ступени два разряда выходного кода формируются преобразователями 12 и 13 код - напряжение, делителем 2 на1Г c/7iy/fei 6 nnttt ю cm а ю о ipl/z.f