Устройство для сопряжения электронных вычислительных машин с внешними устройствами Советский патент 1986 года по МПК G06F13/20 

Изобретение относится к вычисли- тельиой технике и может найти применение в вычислительных системах для обмена информацией между электронными вычислительными машинами (ВМ) и внешними устройствами (абонента- ми-ВА),

Целью изобретения является расширение класса решаемых задач устройства.

На фиг. 1 представлена блок-схема устройства; на фиг. 2 - функциональная схема блока коммутации; на фиг. 3 - схема блока выбора столбца; на фиг. 4 - схема блока выбора стро- ки.

Устройство содержит (фиг. 1) объединенные в матрицу блоки 1 согласования с интерфейсфв пе рвой и второй групп, блоки 2 коммутации, блоки 3 выбора столбца группы, блоки 4 выбора строки группы и генератор 5 ,им- цульсов опроса, линии 6 и 7 информационно-управляющих выходов и входов (интерфейс со стороны ВМ), линии 8 и 9 информационно-управляющих выходов и входов (интерфейс со стороны ВА), линии 10 готовности столбцов (сигналы СТЛБ. ВКЛ), линии 11 выбора столбцов (сигналы ПОДКЛ. СТЛБ), линии 12 готовности строк Ч сигналы СТР. -ВКЛ), линии 13 выбора строк .(сигналы ПОДКЛ. СТР), линии 14 сбро- са (сигнал СВР. СТР), линии 15 выборки строк (сигналы ВБР. СТР), линии 16 выборки столбцов сигналы ВБР СТЛВ), линия 17 включения опроса столбцов (сигнал ВКЛ.ОПР.СТЛБ), линия 18 включения опроса строк (сигнал ВКЛ.ОПР.СТР)4 линии 19 импульсов опроса столбцов (сигналы ОПР;СТЛБ)- линии 20 импульсов опроса строк (сигнал ОПР.СТР).

Блоки 2 коммутации матрицы (фиг,2) состоят из триггера 21, элементов И 22 и 23 первой и второй групп, элемента И 24 и двух элементов развяз- ки 25.

; Блок 3 выбора столбца (фиг. 3) содержит триггер 26, дешифратор 27, первый 28, второй 29, третий 30, четвёртый 31 и пятый 32- элементы И, пер- вый 33 и второй 34 элементы ШШ, пер- вьй 35 и второй 36 элементы НЕ и элементы 37 развязки. Блок 4 выбора строки (фиг. 4) содержит тригегр 38, дешифратор 39, первый 40, второй 41, третий 42, чет

вертый 43, пятый 44, шестой 45 элементы И, первый 46 и второй 47 элементы ИЛИ, первый 48, второй 49, третий 50 и четвертый 51 элементы НЕ

и элементы 52 развязки.

Блоки 1 согласования интерфейсов Представляют собой наборы усилителей- приемников и усилителей-передатчиков, .предназначенных для согласования на

физическом уровне элементов блоков 2,3 и 4 устройства с линиями интерфейса между ВМ и ВА. Генератор 5 импульсов опроса при наличии разрешающих сигналов ВКЛ.ОПР. СТЛБ, ВКЛ.ОПР.

СТР выдает по соответствующим линиям 19 и 20 последовательности импульсов ОПР.СТЛБ или ОПР.СТР.

Интерфейс ВМ-ВА может соответствовать, например, стандартному интерфейсу ввода-вывода ЕС-ЭВМ.

Устройство работает следующим образом.

В исходном состоянии триггеры 21 блоков 2 находятся в нулевом состояНИИ и блокируют элементы И 22, 23,

которые разъдиняют линии интерфейсов

ВМ-ВА. В нулевом состоянии находятся

также триггеры 26 и 38 блоков 3 и 4.

Обмен информацией по инициативе

ВМ между, например, j-м ВМ и i-м ВА начинается с выдачи ВМ по линии 6 адреса выбираемого ВА и соответствующего индентификационного сигнала, которые поступают на входы блока 3j

и дешифратор 27. При этом сигнал с соответствующего выхода дешифратора 27 поступает на элемент развязки 37 и на линию 15 сигнала ВБР.СТР i-й строки, а также через элемент ИЛИ 34

на элемент развязки 37, линию 17

сигнала ВКЛ.ОПР.СТЛБ и на вход генератора 5. Если к этому моменту, времени имеется разрешающий сигнал - отсутствие импульса ОПР.СТЛБ на лиНИИ 19, то триггер 26 устанавливается И Единичное состояние и разрешает прохождение импульса ОПР.СТЛБ с линии I9 через элементы И 29 и ИЛИ 33 на линию 11 сигнала ПОДКЛ.СТЛБ

столбца, одновременно блокируя прохождение импульсов ОПР.СТЛБ через элемент И 32 на следующие блоки 3.

Сигнал ПОДКЛ.СТЛБ присутствует на линии 11 и готовит элементы И 24 всех блоков 2 заданного столбца, в том числе н блока 2 i-й строки, на другой вход элемента И 24 которого поступил сигнал ПОДКЛ.СТР по линии

10

15

31257655

с блока Ai, где он был сформирован на элементах ИЛИ 46, И 40, НЕ 48 сигналами СТР.ВКЛ с линии 12 и сигналом вбр.етр, поступившим по линии 15 из блока 3j. Таким образом, происходит выбор блока 2 в J-м столбце и i-й строке, триггер 21 которого устанавливается в единичное состояние и разрешает через элементы И 22, 23 прохождение информации по линиям интерфейса между соответствующими ВМ и НА, Процедура логического подключения ВА к ВМ заканчивается выдачей заданным ВА сигнала логического подключения, по которому ВМ снима ет идентификационный сигнал адреса и адрес выбираемого ВА и начинает обмен информацией с i-м ВА. Сигнал логического подключения i-ro ВА поступает также по линии 7 в блок 3j на элемент 20 И 30, разрешая сброс в нулевое состояние триггера 26, а также поступает в блок 41 на вход элемента НЕ 50, блокируя ВБщачу сигнала СВР.СТР с элемента И 45 до окончания Операции с данным. ВА. После окончания обмена и снятия ВА сигнала логического подключения производится сброс триггера 21 блока 21j сигналом СВР.СТР, выдаваемым на линию 14 элементом И 45 блока 41.

Если одновременно несколько ВМ инициировали операции ввода-вывода и вьщали на соответствующие линии 6 коды адреса необходимые для обмена ВА, триггеры 26 в соответствующих блоках 3 устанавливаются в единичное состояние. Логическое подключение ВА и ВМ в этом случае осуществляется поочередно в соответствии с приорите- 40 том блоков 3 по линии 19 импульсов ОПР.СТЛБ. Попытка ВМ подключается к уже подключенному ВА, блокируется сигналом СТР.ВКЛ, выдаваемым триггером 21 соответствующего блока 2 че25

30

35

45

блока

рез элемент 25 развязки на линию 12 в соответствующий блок. 4 на эле-. мент НЕ 48.

В случае инициативы ВА установление связи, например, между i-м ВА 50 и J-й ВМ начинается с вьщачи ВА адреса ВМ и сигнала требования абонента по линиям 8 в блок 4i, где адрес ВМ дешифрируется. Работа элементов блока 41 по обеспечению логического подклю-55 чения 1-го ВА аналогична работе соответствующих элементов блока 3, опимутации в блоке 2iJ сигнал требования 1-го ВА выдается в j-ю ВМ и лог ческое подключение завершается выда чей сигнала логического подключения 1-го ВА в j-ю ВМ, который поступает и в блок 41 на элемент И 42, разрешая сброс триггера 38.

При одновременной вьщаче сигналов требования несколькими ВА логическое подключение ВА осуществляется поочередно в соответствии с приоритетом блоков 4 по линии 20 импульсов ОПР. СТР. Попытка ВА подключается к ВМ, уже работающей с другим ВА, блокируется сигналом СТЛБ.ВКЛ, выдаваемым триггером 21 соответствзгющего блока 2 через элемент 25 развязки на линию 10 в соответствующий блок 3 на элемент НЕ 35.

Для обеспечения разрешения конфликтов при одновременной.попытке ВА и ВМ инициировать операцию ввода- вывода импульсы ОПР.СТЛБ сдвинуты относительно импульсов ОПР.СТР на время, необходимое для установления в линиях 10 сигналов СТЛБ.ВКЛ или в линиях 12 сигналов СТР.ВКЛ.

Формула изобретения

1. Устройство для сопряжения элек тронных вычислительных машин с внешними устройствами, содержащее первую группу блоков согласования интерфейсов , первые входы и выходы которых соединены соответственно с информационно-управляющими выходами и входа ми соответствующих электронных вычис лительных машин, вторую группу блоков

согласования интерфейсов, первые входы и выходы которых соединены COOT. ветственно с информационно-управляющими выходами и входами соответствующих внешних устройств, матрицу блоков коммутации и группу блоков выбора строки, причем вторые вход и выход 1-го блока согласования интерфейсов первой группы (,М) и вторые вход и выход j-ro блока согласования интерфейсов второй группы (,N) соединены соответственно с первыми и вторыми информационньми выходами и входами блока коммутации 1-й строки и j-ro столбца матрицы, выход готовности строки и вход выборки строки которого подключены соответственно к входу готовности и выходу разресанной вьшге. После осуществления ком- шения 1-го блока выбора строки груп10

15

20

0

25

30

5

мутации в блоке 2iJ сигнал требования 1-го ВА выдается в j-ю ВМ и логическое подключение завершается выдачей сигнала логического подключения 1-го ВА в j-ю ВМ, который поступает и в блок 41 на элемент И 42, разрешая сброс триггера 38.

При одновременной вьщаче сигналов требования несколькими ВА логическое подключение ВА осуществляется поочередно в соответствии с приоритетом блоков 4 по линии 20 импульсов ОПР. СТР. Попытка ВА подключается к ВМ, уже работающей с другим ВА, блокируется сигналом СТЛБ.ВКЛ, выдаваемым триггером 21 соответствзгющего блока 2 через элемент 25 развязки на линию 10 в соответствующий блок 3 на элемент НЕ 35.

Для обеспечения разрешения конфликтов при одновременной.попытке ВА и ВМ инициировать операцию ввода- вывода импульсы ОПР.СТЛБ сдвинуты относительно импульсов ОПР.СТР на время, необходимое для установления в линиях 10 сигналов СТЛБ.ВКЛ или в линиях 12 сигналов СТР.ВКЛ.

Формула изобретения

1. Устройство для сопряжения электронных вычислительных машин с внешними устройствами, содержащее первую группу блоков согласования интерфейсов , первые входы и выходы которых соединены соответственно с информационно-управляющими выходами и входами соответствующих электронных вычислительных машин, вторую группу блоков

согласования интерфейсов, первые входы и выходы которых соединены COOT. ветственно с информационно-управляющими выходами и входами соответствующих внешних устройств, матрицу блоков коммутации и группу блоков выбора строки, причем вторые вход и выход 1-го блока согласования интерфейсов первой группы (,М) и вторые вход и выход j-ro блока согласования интерфейсов второй группы (,N) соединены соответственно с первыми и вторыми информационньми выходами и входами блока коммутации 1-й строки и j-ro столбца матрицы, выход готовности строки и вход выборки строки которого подключены соответственно к входу готовности и выходу разре$12

пы, о т л и ч а ю щ е е с я тем, что, с целью расширения класса регаае мьпс задач устройства за счет организации инициативного обмена как со стороны ЭВМ, так И со стороны внешни

устройств, в него введены генератор импульсов опроса и группа блоков выбора столбца, причем информационные выходы блоков выбора строки соединены с вторыми выходами блоков согласования интерфейсов первой группы, инфо рмационный и стробирующий входы j-ro блока выбора столбца группы подключены соответственно к второму выходу j-ro блока согласования интерфейсов второй группы и выходам блоков коммутации J-ro столбца матрицы, входы выборки столбца и выход готовности столбца которых соединены соответственно с выходом разрешения и входом готовности J-ro блока выбора столбца группы, входы сброса блоков коммутации i-й строки матрицы сбединены с выходом сброса i-ro блока выбора строки группы, вход опроса Которого соединен с выходом опроса (i-l)-ro блока выбора строки группы а вход разрешения - с 1-ми выходами выборки строки блоков выбора столбца группы, вход разрешения J-ro блока выбора столбца группы соединен с J-M выходом выборки столбца блоков выборки, строки группы, выходы готовности которых присоединены к входу включения опроса строки генератора импульсов onpiocoB, первый и второй выходы Которого соединены соответственно с входами опроса первых блоков выбора строки и столбца групп, а вход включения опроса столбцов - с выходами готовности блоков выбора столбцов группы, вход опроса J-ro блока выбора столбца группы соединен с выходом :опроса (j-l)-ro блока выбора столбца группы.

. 2, Устройство по п, 1, о т л и - чающееся тем, что блок выбора столбца содержит дешифратор, вход которого является информационным входом блока, триггер, пять элементов И два элемента ИЛИ, два элемента НЕ, элемент развязки и группу элементов развязки, причей выход первого эле- eнтa ИЛИ является выходом разрешения блока, а первый и второй входы соединены соответственно с выходами первого и второго элементов И, первые входы которых являются соответст

входами готовности и опроса лока, второй вход первого элемента через первый элемент НЕ подключен входу разрешения блока, первый вход третьего элемента И соединен через торой элемент НЕ с входом опроса блока, второй вход - с стробирующим входом блока, а третий вход -, с вторым входом второго элемента И и прямым выходом триггера, вход сброса и установочный вход которого подключены соответственно к выходам третьего и четвертого элементов И, первый вход четвертого элемента И соединен

с выходом второго элемента НЕ, а второй вход - с выходом второго элемента ИЛИ и через элемент развязки с выходом готоности блока, первый, второй входы и выход пятого элемента И

соединены соответственно с инверсным выходом триггера, входом опроса бло- ка и выходом опроса блока, группа выходов дешифратора подключена к группе входов второго элемента ИЛИ

и через элементы развязки группы к соответствующим выходам выборки строки блока.

3. Устройство по п. 1, отличающееся тем, что блок выбора строки содержит дешифратор, группу элементов развязки, два элемента ИЛИ, триггер, четыре элемента НЕ и шесть -элементов И, причем выход и первый, второй входы первого элемента ИЛИ соединены соответственно с выходом выборки строки блока и выходами первого, второго элементов И, первые входы которых являются соответственно входами разрешения и опроса блока, сбросовый и установочный входы триггера подключены соответственно к выходам третьего и четвертого элементов И, а инверсный выход - к первому входу пятого элемента И, выход Которого является выходом опроса блока, а второй вход соединен с входом опроса блока, второй вход первого элемента И соединен через первый элемент НЕ с входом готовности блока и первым входом шестого элемента И, выходом соединенного с выходом сброса блока, первые входы третьего и четвертого элементов И подключены через второй элемент НЕ к входу опроса блока, вторые входы - соответственно к прямому выходу триггера и выходу второго элемента ИЛИ, группа входов которого соединена с группой

выходов дешифратора и через элементы развязки с. выходами выборки столбца блока, выход второго элемента ИЛИ соединен через элемент развязки с выходом готовности блока, вход дешиф- ратора соединен с информационным входом блока, третьим входом третьего элемента И и через третий элемент НЕ с вторым входом шестого элемента И, третий вход которого через четвертый элемент НЕ соединен с входом разрешения блока, прямой выход триггера подключен к второму входу второго элемента И.

4. Устройство по п. 1, о т л и - чающееся тем, что блок коммутации содержит две группы элеменj

5

тов И, элемент И, триггер и два элемента развязки, причем первые входы элементов И первой и второй групп соединены соответственно с первь1М и вторым информационными входами блока, выходы - соответственно с вторым и первым выходами , а вторые входы - с прямым выходом триггера и входами первого и второго элементов развязки, выходы которых являются соответственно выходами готовности столбца и готовности строки блока, вход сброса и установочный вход триггера соединены соответственно с входом сброса блока и выходом элемента И, первый и второй входы которого являются соответственно входами выбо-. ра строки и выбора столбца блока.

ffUf-g

7J

12 15 г&

20 fS 76f 16ff ерие.

8

r

Изобретение относится к облас- ти вычислительной техники и может найти применение в вычислительных системах для обмена информацией между группами ЭВМ и внешними устройствами. Целью изобретения является расширение класса решаемых задач за счет решения задач, инициации обмена как со стороны ЭВМ, так и со стороны внешних устройств. Поставленная цель достигается тем, что в устройство, содержащее матрицу блоков коммутации, две группы блоков согласования интерфейсов и группу блоков выбора строк, введена группа блоков выбора столбцов и генератор импульсов опроса. 3 з.п, ф-лы, 4 ил.