Устройство для сопряжения Советский патент 1982 года по МПК G06F3/04 

(5) УСТРОЙСТВО для СОПРЯЖЕНИЯ

1

Изобретение относится к вычислительной технике и может быть использовано для построения системы обмена информацией между различными устройствами вычислительных комплексов.

Известны устройства, выполняющие функции сопряжения между несколькими процессорами, устройствами ввода-вывода и содержащие блоки согласования, периферийные процессоры, перекрестную коммутационную матрицу и периферийные запоминающие устрой- . ства tl .

Недостатком известных устройств является их сложность и большие аппаратурные затраты.

Наиболее близким к изобретению по технической сущности является устройство для сопряжения, содержащее две группы блоков согласования интерфейсов, узел настройки, содержащий блок управления и блоки при оритетов, а также матрицу коммутирующих элементов, причем первые вход и выход каждого блока согласования интерфейсов соединены с соответствующими информационными входами и выходами устройства, вторые входы и

5 выходы i-ro (,M) блока согласования интерфейсов первой группы И вторые вход и выход j-ro () блока согласования интерфейсов второй группы соединены соответственно

10 с первыми выходами и входами и вторы ми выходами и входами коммутирующего элемента -ой строки и j-ro столбца матрицы, управляющие вход и выход которого подключены соответственно к

15 J-M управляющим выходу и входу из i-ой группы блоков приоритета узла настройки..

Кроме того, коммутирующий элемент содержит регистр адреса, схему срав20нения, триггер запроса, триггер разрешения, два элемента И и формирователь управляющих сигналов, причем выход регистра адреса соединен с пер. вым входом схемы сравнения, выход ко торой подключен к первому входу триггера запроса, выход триггера запроса соединен с управляющим выходом коммутирующего элемента и первым входом формирователя управляющих сигналов, второй вход которого подключен к выходу триггера разрешения, первый выход формирователя управляющих сигналов подключен к управляющим входам элементов И, выход первого элемента И связан с первым выходом коммутирующего элемента, управляющий вход которого подключен к первому входу триггера разрешения, выход второго элемента И соединен с.третьи входом формирователя управляющих сигналов и вторым входом коммутирующего элемента, второй вход которого подключен к второму входу схемы сравнения, входу первого элемента И и четвертому входу формирователя управляющих сигналов, вход второго элемента И подключен к первому входу коммутирующего элемента, вторые входы триггера запроса и триггера разрешения покдлючены к второму выходу формирователя управляющих сигналов. В указанном устройстве обмен информацией между, например, вычислительными машинами (ВМ ) и внешними абонентами (ВЛ ) производится через устройство сопряжения по интерфейсу обеспечивающему передачу информационных и управляющих сигналов от ВМ к ВА и от ЗА к ВМ по раздельным линиям Интерфейс ВМ проходит по столбцам а интерфейс ВА по строкам матрицы коммутирующих элементов. В точках пересечения строк и столбцов установлены коммутирующие элементы, осуществляющие связь потоков информации между ВМ и ВА. При этом для того, чтобы в каждый момент времени в линии интерфейса работал только один коммутирующий блок, узел настройки открывает в строке соответствующие коммутирующие элементы так, что любой ВА на данном времени может быть подключен только к одной ВМ. Этот интервал времени может оставлять время, необходимое на передачу только байта информации или некоторого массива информации, то есть обмен информацией между ВМ и ВА может производиться как в мультиплексном, так и в монопольном режиме. Точно также к одной ВМ мо гут быть подключены все имеющиеся ВА, для этого в каждой строке открывает-; ся коммутирующий блок, принадлежавший выбранному столбцу 2. Недостатком этого устройства явля ются большие аппаратурные затраты и сложность его структуры, обусловленная наличием узла настройки и формирователя управляющих сигналов в коммутирующих элементах, а также низкая надежность, связанная с тем, что управление матрицей коммутирующих элементов сосредоточено в одном узле настройки, вследствие чего отказ узла настройки, особенно его блока управления, может привести к отказу всего устройства. Цель изобретения - сокращение аппаратурных затрат и повышение надежности устройства. . Поставленная цель достигается тем, что в устройство, содержащее две группы блоков согласования интерфейсов и матрицу коммутирующих узлов, каждый из которых включает регистр адреса, входом соединенный с первым входом схемы -сравнения, второй вход которой подключен к первому входу первого элемента И, второй элемент И и триггер запроса-, причем первые и вторые входы и выходы каждого блока согласования интерфейсов соединены с соответствующими информационными и управляющими входами и выходами устройства, третьи выход и вход 1-го (,M) блока согласования интерфейсов первой группы и третьи выход и вход j-ro (,N) блока согласования интерфейсов второй группы соединены соответственно с первым входом второго элемента И, выходом и входом первого элемента И и выходом второго элемента И коммутирующего узла i-й строки и j-ro столбца матрицы, единичный выход триггера запроса которого подключен к четвертому входу блока согласования интерфейсов второй группы, в каждый кoммyтиpy эщий узел введены два, элемента НЕ и три элемента И, причем в каждом коммутирующем узле выход схемы сравнения соединен с первым входом третьего элемента И, выход которого соединен с единичным входом триггера запроса, единичный выход которого соединен с первым .входом четвертого элемента И, нулевой выход триггера запроса соединен с первым входом пятого элемента И, выход которого соединен через первый элемент НЕ с вторым входом третьего элемента И, третий вход последнего соединен через второй элемен НЕ с нулевым входом триггера запроса, выход четвертого элемента И соединен с вторыми входами первого и второго элементов И, третий вход тре тьего элемента И и выход четвертого элемента И коммутирующего узла i-и строки и j-ro столбца матрицы подключены соответственно к четвертым выходу и входу j-ro блока согласования интерфейсов второй группы, выход пятого элемента И коммутирующего узла i-й строки и j-ro столбца матрицы подключен к второму входу пятого элемента И коммутирующего узла i-й строки и j-1-го столбцу, матрицы, четвертый выход i-ro блока, согласования интерфейсов первой груп пы соединен со вторым входом пятого элемента И коммутирующего узла i-и строки и N-ro столбца матрицы. На фиг. 1 представлена блок-схема устройства; на фиг. 2 -функциональная схема коммутирующего узла. Устройство содержит фиг.1) блоки 1 согласования интерфейсов первой и второй групп и коммутирующие узлы (элементы) 2 матрицы, каждый из ко торых состоит (фиг.2} из регистра 3 адреса, схемы k сравнения, третьего элемента И 5, триггеров 6 запроса, второго и третьего элементов И 7 и 8 элементов НЕ 9 и 10, первого и второго элементов И 11 и 12. Блоки 1 согласования интерфейса представляют собой совокупность фор мирователей , приемников и передатчи ков, число которых определяется чис лом информационных и управляющих ли НИИ, необходимых для связи с соответствую1цим,например, вычислительными, машинами (ВМ) и внешними абонентами (ВА) . Линии, соединенные с первым вход блока 1 согласования интерфейсов вто рой группы, представляют собой сово купность информационных и управляющих шин, число которых определяется форматом информации, выдаваемой из ВМ, особенностями соответствующей ВМ по управлению ВА, причем информационные шины предназначены .дл передачи адреса коммутирующего узла 2 и данных от ВМ к ВА. . Линии, соединенные с первым выхо дом блока 1 согласования интерфейсов второй группы, представляют собой управляющую шину, предназначенную для выдачи из ВМ сигнала выборки коммутирующего узла 2 для управления матрицей. Линия, соединенная с вторым выходом блока 1 согласования интерфейсов второй группы, представляет собой управляющую шину, предназначенную для выдачи в ВМ сигнала готовности для установления связи потоков информации между ВМ и ВА из выбранного коммутирующего узла 2. Линии, соединенные с первым выходом и первым входом блока 1 согласования интерфейсов первой группы, представляют собой совокупность информационных и управляющих шин, число которых определяется форматом.вводимой и выводимой информации и особенностями по управлению соответствующими ВА. Линия, соединенная с вторым входом блока 1 согласования интерфейсов первой группы, представляет собой управляющую шину, предназначенную для приема сигнала разрешения от ВА Линия, соединенная с вторым выходом блока 1 согласования интерфейсов первой группы, представляет собой управляющую шину, предназначенную для выдачи сигнала запроса к ВА. Регистр 3 коммутирующего узла 2 служит для хранения его постоянного адреса, схема сравнения служит для сравнения адреса с выхода регистра 3 адреса с кодом адреса, поступающего по информационным линиям на второй вход схемы сравнения. Триггер 6 запроса предназначен для запоминания сигнала запроса, а также для выдачи сигнала запроса на соответствующий ВА через блок 1. Элементы И 11 и 12, служат для коммутации потоков информации между ВМ и ВА в обоих направлениях. Устройство работает следующим образом. Обмен информацией, например между j-й ВМ и i-M ВА через блоки 1, начинается с выдачи j-й ВМ адреса коммутирующего узла 2 и управляющего сигнала выборки, которые воспринимаются всеми коммутирующими узлами 2 j-ro столбца матрицы. При этом код адреса сравнивается с содержимым регистра 3 на схеме А сравнения. При сравнении адресов в одном из коммутирующих узлов 2 j-ro столбца матрицы на выходе схемы k сравненйя устанавливается сигнал, поступающий на первый вход элемента И 5, на третий вход которого подается сигнал выборки. При наличии сигнала на втором выходе элемента И 5 вырабатывается сигнал для установки три гера 6 в единичное состояние, сигна с единичного выхода которого выдается в i-и блок 1 и далее к i-му ВА, В случае несравнения адресов или же при их сравнении, но отсутс вии сигнала на втором входе элемента И 5 триггер 6 в единичное со- стояние не устанавливается. Это возможно, если произошло сравнение адресов в коммутирующем узле 2, рас положенном на пересечении j-ro столбц и i-й строки матрицы, но в момент сравн ния i -и ВА осуществляет обмен с другой ВМ. В ответ на сигнал запроса ВА выдает сигнал разрешения, который про дя через соответствующий блок, последовательно проходит все коммутирующие узлы 2 i-й строки матрицы, опрашивая в каждом из них триггеры 6 запроса. Если триггер 6, например, в коммутирующем узле элемента 2, находит ся в единичном состоянии по приходе разрешающего сигнала, то формируется сигнал на выходе элемента И 7, который открывает элементы И 11 и 12 для обмена информацией между заданными ВМ и ВА и разрешает выдачу в ВМ сигнала готовности с выхода элемента И 7- По сигналу готовности ВМ начинает обмен информацией с ВА. Сигналы на управляющих линиях выбор ки,, запроса, разрешения и готовности остаются в течение всего времени об мена. Если триггер 6 запроса находится в нулевом состоянии, то формируется сигнал опроса следующего ко мутирующего узла 2, на выходе элемента И 8, который через элемент НЕ 10 закрывает при этом элемент И 5. Таким образом, приоритет коммутирующих узлов 2 определяется их местоположением в данной строке относительно блока 1, причем, чем бли же в строке матрицы коммутирующий узел 2 расположен к блоку 1, тем выш его приоритет, а следовательно, и приоритет соответствующей ВМ. После окончания обмена ВМ снимает сигнал выборки, что приводит к формированию в выбранном конму228тирующем узле 2 сигнала сброса в нулевое состояние триггера 6. После сброса триггера 6 в выбранном коммутирующем узле 2 снимается сигнал линии запроса, что приводит к снятию сигнала разрешения ВА. Отсутствие сигнала разрешения от ВА приводит к закрыванию элементов И 11 и 12 для обмена информацией и снятию сигнала готовности. В случае обращений к i-му ВА нескольких ВМ одновременно, за счет последовательного прохождения сигнала разрешения, будет осуществляться последовательное их подключение к 1-му ВА. Таким образом, устройство при сниженных аппаратурных затратах позволяет осуществлять обмен между сопрягаемыми вычислительными машинами и периферийными устройствами. Формула изобретения Устройство для сопряжения, содерщаее две группы блоков согласования интерфейсов и матрицу коммутирующих узлов, каждый из которых включает регистр адреса, выходом соединенный с первым входом схемы сравнения, второй вход которой подключен к первому входу первого элемента И, второй элемент И и триггер запроса, причем первые и вторые входы и выходы каждого блока согласования интерфейсов соединены с соответствующими информационными и управляющими входами и выходами устройства, третьи выход и вход i-го (Т7м) блока согласования интерфейсов первой группы, третьи выход и вход j-ro (,М) блока согласования интерфейсов второй группы соединены соответственно с первым входом второго элемента М, выходом и входом первого элемента И и выходом второго элемента И коммутирующего узла i-й строки и j-ro столбца матрицы, единичный выход триггера запроса которого подключен к четвертому входу j-ro блока согласования интерфейсов второй группы, о тлич.ающееся тем, что, с целью сокращения аппаратурных затрат, в каждый коммутирующий узел матрицы устройства введены два элемента НЕ и три элемента И, причем в каждом коммутирующем узле выход схемы сравнения соединен с первым входом третьего элемента И, выход которого соединен с единичным входом триггера запроса, единичный выход которого соединен с первым входом четвертого элемента И, нулевой выход триггера запроса соединен с первым входом пятого элемента И, выход которого соединен через первый элемент НЕ с вторым входом третьего элемента И, третий вход последнего соединен через второй элемент НЕ с нулевым входом триггера запроса, выход четвертого элемента И соединен с вторыми входами первого и второго элементов My третий вход третьего элемента И и выход четвертого элемента И коммутирующего узла j-й строки и j-ro столбца матрицы подключены соответственно к четвертым

входу и выходу j-ro блока согласования интерфейсов второй группы, выход пятого элемента И коммутирующего узла i-и строки и j-ro столбца

матрицы подключен к второму входу пятого элемента И коммутирующего узла i-й строки и j-1-го стоЬбца матрицы, четвертый выход i-го блока согласования интерфейсов первой группы соединен с вторым входом пятого элемента И коммутирующего узла i-й строки и N-ro столбца матрицы.

Источники информации, принятые во внимание при экспертизе

(прототип).

Фиг, /