Устройство для преобразования цифровых сигналов в аналоговые Советский патент 1986 года по МПК H03M1/66 

Устройство относится к вычислительной технике и может быть использовано в информационно-вьгчнслитель- ньгх системах, а также для связи вычислительных устройств с аналоговыми объектами управления,

Цель изобретения - упрощение устройства за счет сокращения числа МОП-транзисторов.

На чертеже приведена функциональная схема устройства.

Устройство содержит п-каскадный делитель 1 тока типа R-2R, где п - число разрядов цифровых сигналов, выполненный на одинаковых МОП-транзисторах, источник 2 тока, источник 3 напряжения, п переключающих устройств 4, к входу которых подключен выход источника 3 напряжения, и операционный усилитель 5.

Выход операционного усилителя 5 соединен через резистор 6 обратной связи с инвертирующим входом и первым выводом 7 МОП-транзистора в каждом каскаде п-каскадного делителя 1 тока. Неинвертирукяций вход операционного делителя 5 подключен через второй МОП-транзистор 8 к второму ВЫВОДУ первого МОП-транзистора 7 и.певому выводу третьего МОП-транзистора 9, второй вывод которого соединен с первым выводом четвертого МОП-транзистора 10 в каждом каскаде п-каскадного делителя 1 тока. Второй вывод четвертого МОП-транзистора 10 соединен с первьм выводом четвертого МОП- транзистора 10 и вторым выводом третьего МОП-транзистора 9 более младшего каскада п-каскадного делителя 1 тока. Выходная шина источника 2 тока подключена к первому выводу четвертого МОП-транзистора 10 старшего каскада п-каскадного делителя 1 тока. Нулевая шина источника 2 тока соединена с пе вым выводом дополнительного 11 транзистора, второй вывод которого соединен с вторым выводом четвертого МОП-транзистора младшего каскада п-каскадного делителя 1 тока. Управляющий вывод дополнительного транзитора 11 объединен с управляющим выводом третьих 9 и четвертых 10 МОП- транзисторов и подключен к выходу источника 3 управляющего напряжения. Управляющий вход источника 2 тока соединен с шиной В знакового разряда входного кода. Управляющие

5

0

входы переключающих устройств 4 являются щинами входного кода В -. I а их первые и вторые выходы соединены с соответствующими управляющим входами первого 7 и второго 8 МОП- транзисторов п-каскадного делителя 1 тока.

Конструктивно переключающее устройство может быть выполнено, например, на двух последовательно включенных инвертирующих ключевых транзисторных каскадах, выход второго из которых является первым выходом, а выход первого - вторьм выходом переключающего устройства 4.

Устройство работает следующим образом.

Ток, поступающий с выхода источника 2 тока на вход п каскадного делителя 1 тока, делится в каждом каскаде на две части. Одна часть тока поступает через четвертый МОП-транзистор 10 на вход следующего более младшего каскада, а вторая часть тока, в Зависимости от сигнала (отпирающего или запирающего), поданного на транзисторы 7 и 8, либо поступает на инвертирующий вход усилителя 3, либо - на нулевую шину.Оставшаяся от деления в последнем каскаде часть тока через пятый МОП-транзистор 1I поступает на нулевую шину. Токи, поступившие на инвертирующий вход усилителя. 5, складываются и преобразуются на его выходе в напряжение, пропорциональное величине входного кода. В зависимости от значения кодовой цифры в знаковом разряде входного кода выходной ток либо вытекает, либо втекает в источник 2 тока, при этом на выходе устройства формируется соответственно отрицательное или положительное напряжение.

0

5

0

Запирающее выходное напряжение переключающего устройства 4 равно ОВ, а отпирающее - выходному напряжению источника 3, которое поддерживает постоянно проводящее состояние транзисторов 9 и 10 в каскадах и дополнительного транзистора 11. Использование в каждом каскаде .п-каскадного делителя 1 тока транзистора 9 в постоянно включенном

состоянии позволяет преобразовать входной код в напряжение с высокой точностью с помощью достаточно простых средств.

3

Формула изобретени

Устройство для преобразования цифровых сигналов в аналоговые, содержащее п-каскадный делитель тока типа R-2R, вьшолненный на одина ковых МОП-транзисторах, источник тока, источник напряжения, п пере- ключакицих устройств, к входу которы подключен выход того же или другог источника такого же напряжения и операционный усилитель, выход которого соединен через резистор обратной связи с инвертирующим входом и первым выводом первого МОП-транзистора в каждом каскаде п-каскадного делителя тока, неинвертирующий вход через второй МОП-транзистор в каждо каскаде п-каскадного делителя тока соединен с первым выводом третьего МОП-транзистора, второй вывод кото- рого соединен с первым выводом четвертого МОП-транзистора, второй вывод которого соединен с первым выводом четвертого МОП-транзистора и вторым выводом третьего МОП-тран- зистора более младшего каскада п-какадного делителя тока, выходная шина источника тока подключена к первому выводу четвертого МОП-транзистора самого старшего каскада 1-каскадного делителя тока, нулевая

4

шина источника тока соединена с первым выводом дополнительного МОП- транзистора, второй вывод которого соединен с вторым выводом четвертого МОП-транзистора самого младшего каскада п-каскадного делителя тока, управляющий вывод которого объединен с управляющими выводами четвертых МОП-транзисторов всех каскадов п-каскадного делителя тока и подклю чан к шине источника управляющего напряжения, управляющий вход источника тока соединен с шиной знаковог разр.яда входного кода, управляющие входы п переключающих устройств являются шинами входного кода, а первые и вторые выходы каждого переключающего устройства соединены с соответствукицими управляющими входами первого и второго МОП-транзисторов соответствующего каскада п-каскадного делителя тока, о т л и - ч а.юще ее я тем, что, с целью его упрощения, в каждом каскаде п-каскадного делителя тока второй вывод первого МОП-транзистора соединен с вторым выводом второго и певым выводом третьего МОП-транзисторов, а управляющий вход третьего МОП-транзистора подключен к шиие источника напряжения.

Изобретение относится к области вычислительной техники и позволяет упростить устройство за счет сокращения количества МОП-транзисторов. Ток, поступающий с выхода источника 2 тока на вход п-каскадного делителя тока, делится в каждом каскаде, состоящем из четырех МОП-транзисторов, на две части. Одна- часть тока поступает через четвертый МОП-транзистор 10 на вход следующего более младшего каскада, а другая часть тока, в зависимости от сигнала (отпирающего или запирающего), поданного на транзисторы 7 и 8, поступает либо на инвертирующий вход усилителя 3, либо - на нулевую шину. Токи., поступившие на инвертирующий вход усилителя 5, складьгоаются и преобразуются на его выходе в напряжение, пропорциональное величине входного тока. 1 ил, СО С N9 СЛ - 00 см