Устройство для преобразования цифровых сигналов в соответствующие им аналоговые сигналы Советский патент 1986 года по МПК H03M1/66 

Изобретение относится к вычислительной технике и может быть использовано в информационно-вычислительных системах, а также для связи вычислительных устройств с аналоговьп«т объектами управления.

Цель изобретения - повьш1ение точности нреобразования за счет снижения погрешности коэффициента передачи делителя токов, при оптимальном подборе номиналов напряжений на управляющих электродах МОП-транзисторов ,

На чертеже приведена функциональная схема устройства.

Устройство содернсит источник напряжения, источник 2 тока, операционный усилитель 3 с резистором 4 в цепи обратной связи, п узлов управления на переключаюнщх устройствах 5 и п-каскадный делитель 6 тока каждый каскад 7 которого выполнен на пяти МОП-транзисторах.

Первый вывод первого МОП-транзистора 8 в каждом каскаде подключен к инвертирующему входу операционного усилителя 3, который через резистор в цепи обратной связи соединен с вь5 ходом операционного усилителя 3, являющегося выходной шиной. Второй вывод первого 8 МОП-транзистора подключен к первому выводу второго 9 МОП-транзистора, первый вывод третьего 10 МОП-транзистора соединен с нулевой шиной источника 2 тока и неинвертирующим входом операционног усилителя 3.

. Второй вывод третьего 10 МОП-тразистора подключен к первому выводу четвертого 1 МОП-транзистора. Первый вьгоод пятого 12 МОП-транзистора соединен с вторыми выводами второго 9 и четвертого 1I МОП-транзистора соседнего младшего разряда. Вторые выводы второго 9 и четвертого 1 МОП-транзисторов старшего разряда соединены с выходной шиной источника 2 тока, А второй вывод пятого 12 МОП-транзистора самого младшего разряда соединен с первым выводом шес- iToro 13 МОП-транзистора, второй вы- ;ВОД которого соеди ен с неинвертиру ющим входом операционного усилителя 3. Выход источника 1 напряжения подсоединен к управляющим выводам пятого 12 и шестого 13 МОП-транзисторов „ Вход каждого переключающего устройства 5 соединен с выходом источника 1 напряжения. Первый выход каждого переключающего устройстг а соединен с управляюпщми выводами первого 8 и второго 9 МОП-транзисторов соответств поще о каскада делителя 6 тока. Второй выход перер;лючаю- щего устройства 5 соединен с упрсявля- ющими выводами третьего 10 и четнер- того 1 МОП-транзисторов соответст- вующего каскада п-каскадногчз делителя 6 тока. Шины входного кода N подключены к управляющим входам переключающего устройства 5.

Конструктивно переключающее устройство 5 может быть выполнено, например, на двух последовятедьно включенных инвертирующих ключевьж трар;- зисторньк каскадах выход второго из которых является первым вькодом, а

выход первого вторьм выходом пере- ключающегчз устройства.

Устройство работает следующим образом .

Ток. поступающий с выхода ксточниКЗ. 2 тока иа вход п-каскадного делителя 6 тока, делится в каждом каскаде 7 на два. Одна часть тока поступает через пятый МОП-тра; зистор 12 на вход следующего более младигего

каскада, а друг зя часть тока в зависимости от сигнала (отпирающего или запирающего), г:оданного на трагг-яис- торы 8-1 1 , либо гюстуттг ет на итпзерти- рующий вход усилителя 3,, либо па иулевута шину. Оставшаяся от деления часть тока через шестой МОП-транзистор 13 поступает на нулев ую пшну.

Токи, поступивщие на инвертир лпо- и,ий вход усилителя 3, складьшаются

и преобразуются на его выходе в на- фяжение. пропорциокальггое величипе входного кода, В зависимости от значения кодовой цифры в знаковом разряде входного кода N выходной ч ск

либо p.biTeKiieT. либо в екает п источ- tiHK 2 тока при этом на выходе устройства формируется либо с трицатель- кое, либо гтоложительное напвялуение.

Запирающее выходное наггряже ;ие переключ,аюп.|;его устройст за 5 равно ОБ, а отпирающее выходному пггпряже- ниш источника 1 напряжения, которое подде зживает постоянно проводящее состояние ИОП-транзистора 2, ic- пользование равных по величине от- пнраюгдих напряжений па выходах пере ключ агшш- : устройств 5 и упрлнляю- щих пьшодах МОП-транзистороп 12 позs

воляет достичь высокой точности делния токов по двоичному закону в делителе 6 и за счет этого снизить погрешность нреобразования кода в аналоговый сигнал.

Формула изобретени

Устройство для преобразования цифровых сигналов в соответствующие им аналоговые сигналы, содержащее иточник напряжения, источник тока, операционный усилитель с резистором в цепя обратной связи, п узлов управления и п-каскадньй делитель ток каждый каскад которого выполнен на пяти МОП-транзисторах, а в каждом каскаде делителя тока первьпЧ вьшод первого МОП-транзистора подключен к инвертирующего входу операционного усилителя, который через резистор в цепи обратной связи соединен с выходом операционного усилителя и выходной шиной, второй вывод первого МОП-транзистора подключен к первому вьшоду второго МОП-транзистора, первый вьюод третьего МОП-транзистора соединен с нулевой тиной источника тока и неинвертирующим входом операционного усилителя, второй вывод третьего МОП-транзистора подключен к первому выводу четвертого МОП-тразистора, первый вывод пятого МОП- транзистора подключен к вторым выводам второго и четвертого МОП-транзисторов, второй вывод пятого МОПРедактор Р. Пицика

Составитель А. Симагин

Техред Л.Олейник Корректор М. Максимипшнец

Заказ 2790/60 Тираж 816Подписное

ВПШШИ Государственного комитета СССР

по делам изобретений и открыт™ 113035, Москва, Ж-35, Раушская наб,, д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

2338204

TpaiisHCTopa соединен с вторыми вы

10

водами второго и четвертого МОП-транзисторов соседнего младшего каскада, вторые вьшоды второго и четвертого МОП-транзисторов старшего каскада соединены с выходной шиной источника тока, второй вьшод пятого МОП-тран- зис Рора самого младшего каскада со- :единен с первым вьшодом щестого МОП-транзистора, второй вьшод кото

iporo соединен с неинвертирующд м входом операционного усилителя, выход источника напряжения подсоединен к управляющим выводам пятого и шестого

МОП-транзисторов, отличаюш;е- е с я тем, что, с целью повышения точности преобразования, узел управления выполнен в виде переключающего устройства с одь им входом н двумя

выходами5 вход каждого переключающего устройства соединен с вы- ходо того же источника напряже11ия или другого источника такого же на- прял{ения, при этом первьш выход к ждого переключа1оп1,его устройства соединен с управляющими выводами первого н второго МОП-транзисторов соответст- вз-тощего каскада делителя тока, второй выход переключающего устройства соединен с управляющими вью одами третьего и четвертого МОП-транзнсто- ров соответствующего каскада делителя тока , а вход - ного кода подключены к управ- ляющим входам переключающих устройств .

Изобретение относится к области вычислительной техники и позволяет повысить точность преобразования за счет снгекення погрешности коэсМпщи- ента передачи делителя токов при оп- Т1-1мальпом подборе помипалов напр;ше- нш1 на управляющих электродах МОП- транзисторов . Ток, поступающий с выхода источника 2 тока на вход п-кас- кадного делителя 6 тока, делится в каждом каскаде 7, состоящем из пяти МОП-транзисторов, на два. Одна часть тока поступает через МОП-транзистор 12 на вход следзтощего более младшего каскада, а друг ая т-1асть тока в зависимости от сигнала (отпирающего илп запирающего), поданного па транзисторы 8, 9 и 10, .11, либо поступают на 1П1вертиру ощпе вход усрглителя 3, либо на пулевую ипшу. Токи, поступип- ише на инвертируюии й вход усштте- ля 3, складываются и преобразуются на его. выходе в напряжение, пронор- диональное входному коду. яп. С «5 Ю СО 00 00 бьнаЗ