Устройство для подготовки данных Советский патент 1986 года по МПК G06F3/02 

Изобретение относится к вь числительной технике и может быть использовано в системах подготовки данньгх. Цель изобретения - повышение быстродействия устройства. На фиг.1 приведена структурная схема устройства, на фиг.2 - временные диаграммы работы распределителя иппульсов. Устройство содержит клавиатуру 1, блок элементов ИЛИ 2, первый регистр 3, блок буферной памяти 4, первый элемент сравнения 5, первьш элемент И 6, первый элемент ИЛИ 7, первый триггер 8 распределитель импульсов 9, второй элемент И 10, второй элемент ИЛИ 11, блок внешней памяти 12, счетчик 13, третий элемент ИЛИ 14, третий элемент И 15, четвертый элемент И 16, пятьпй элемен И 17, второй триггер 18, третий триг гер 19, четвертый элемент ИЛИ 20, четвертый триггер 21, шестой элемент И 22, седьмой элемент И 23, второй регистр 24, второй элемент сравнения 25J первую 26, и вторую 27 группы входов блока ИЛИ 2, вход 28 и выходы 29,30 и 31 распределителя импульсов 9 о Устройство работает следукщим образом. При рассмотрении работы устройств можно выделить режим ввод информации в блок буферной памяти провер ки информации в буферной памяти и ре жим перезаписи проверенной информации из буферной памяти в блок внешне памяти, Б исходном состоянии устройс во находится в режиме ввода информации в блок буферной памяти Триггеры 18,19 и 21 установлены в нулевое сос тояние. Сигналы с нулевых выходов триггеров 19 и 2Г через элемент И 22 разрешают производить запись информации в блок буферной памяти. Обмен информацией производится словами определенной длины. При вводе каждого слова (напримерJ при нажатии на клавишу клавиатуры) с клавиатуры 1 вырабатывается сигнал, по которому через элемент ИЛИ 7 и триггер 8 по входу 28 задействуется распределитель импульсов 9, который ка выходах 29s30 и 31 вьщает серии импульсов (фиг.2). Информационное слово с клавиатуры 1 через блок элементов ИЛИ 2 поступает в регистр 3. По сигналу с выхода 29 распределителя импульсов 9 слово записывается в блок 4 буферной памяти. Затем по сигналу с выхода 31 содержимое счетчика 13 увеличивается на единицу. По этому же сигналу через элементы И 10, ИЛИ 11 и триггер 8 запрещается выдача импульсов с распределителя импульсов 9. На этом заканчивается цикл ввода одного слова в блок 4 буферной памяти. Аналогичным образом записываются последующие слова страницы информации. Длина страницы определяется исходя из удобства разбивки вводимого массива. После формирования страницы информации с клавиатуры 1 вырабатывается сигнал конца страницы (например, при нажатии на определенную клавишу на клавиатуре). По этому сигналу содержимое счетчика 13 переписьгоается в регистр 24 для запоминания длины страницы информации, записанной в блок 4 буферной памяти. По этому же сигналу через элемент ИЛИ 14 сбрасывается счетчик 13 и через элемент ИЛИ 14, И 16 триггеры 18 и 19 .устанавливаются в единичное состояние, сигналы с единичных выходов которых задают режимы проверки информации, записанной в блок 4 буферной памяти. В режиме проверки данных повторно набирается страница информации. Как и в случае ввода информации в блок буферной памяти при наборе каждого слова задействуется распределитель импульсов 9, которьм вьщает серию импульсов. Само слово с клавиатуры 1 через блок элементов ИЛИ 2 поступает в регистр 3. Сигнал с нулевого выхода триггера 19 через элемент И 22 разрешает чтение блока 4 буферной памяти. По сигналу с выхода 29 распределителя импульсов 9 происходит чтение из блока буферной памяти 4 по данному адресу, одновременно сравнивается содержимое регистра 3 и блока буферной памяти 4 и результат сравнения через элемент И 6 поступает на клавиатуру 1, так как сигнал с единичного вьгхода триггера 19 разрешает срабатывание элемента И 6. Если сравнение произошло, то по сигналу с управляющего выхода 31 содерШ1мое счетчика 13 увеличивается на единицу и можно ввести следующее слово. Если сравнение не произошло, то устройство блокируется и вручную (например, нажатием клави3ши на клавиатуре) может быть деблоки ровано. Сигнал деблокирования с клавиатуры 1 сбрасывает триггер 19 в нулевое состояние, и устройство уста навливается в режим Ввод, сигнал с нулевого выхода триггера 19 через элемент И 22 разрешает запись в блок 4 буферной памяти. Набирается исправ ленное слово информации, которое с блока ввода данньк через блок ИЛИ 2 и регистр 3 записывается в блок 4 бу ферной памяти по сигналу с выхода 29распределителя импульсов 9. Сигнал с выхода 31 распределителя импульсов 9 увеличивает содержимое . счетчика 13 на единицу и через элемент И 23 устанавливает триггер 19 в единичное состояние, т.е. устройство вновь переходит в режим проверки, и можно продолжать проверку информации, записанной в блок 4 буферной памяти. В конце страницы информации происходит сравнение содержимого счетчика 13 и регистра 24, и сигнал с элемента сравнения 25 через элемент ИЛИ.14 и И 16 устанавливает триггеры 18 и 19 в нулевое состояние. Кроме того, через элементы ИЛИ 14, И 16, И 17 и ИЛИ 20 устанавливает триггер 2t в единичное состояние. Сигнал с единичного выхода триггера 21 разрешает запись в блок внешней памяти, а также через элемент ИЛИ 7, триггер 8 запускает распределитель импульсов 9, ко торый вырабатывает непрерывные серии управляющих сигналов на все вре мя записи страницы информации в блок буферной памяти, т.е. сигнал с нулевого выхода триггера 21 запрещает прохождение сигнала с выхода 31 рас пределителя импульсов 9 и сброс триг гера 8. Также сигнал с нулевого выхода триггера 21 через элемент И 22 устанавливает блок 4 буферной памя- ти в состояние чтения. По сигналу с выхода 29 распределителя импульсов 9 слово информации из блока 4 буфер ной памяти через блок элементов ИЛИ 2 поступает в регистр 3, затем из регистра 3 по сигналу с выхода 30поступает в блок внешней памяти 12. По сигналу с выхода 31 содержим счетчика 13 увеличивается на единиц В конце страницы сигнал с элемента сравнения 25 через элемент ИЛИ 14, И 15, ИЛИ 20 устанавливает триггер 21 в нулевое состояние. На этом за594канчивается цикл ввода в устройство подготовки данных одной страницы информации. Аналогично вводятся остальные страницы. Таким образом, введение режима автоматического контроля страниц переменной длины позволяет повысить быстродействие устройства. По сравнению с устройством подготовки данных ЕС-9002 (прототип) предлагаемое устройство позволяет повысить быстродействие ввода информации в среднем в 1,5 раза (в прототипе на запись одной страницы затрачивается примерно 30 с, на проверку в среднем 32 с и на исправление ошибок (коррекцию) в среднем 30 с), всего затрачивается 92 с. В предлагаемом устройстве на запись одной страницы затрачивается 30 с на проверку 30 с, производить коррекцию нет необходимости. Всего затрачивается 60 с. Кроме того, использование переменной длины страниц позволяет уменьшить расход носителя информации внешней памяти. Формула изобретения Устройство для подготовки данных, содержащее клавиатуру, блок элементов ИЛИ, первый регистр, блок буферной памяти, первый элемент сравнения, первый и второй элементы И, первый и второй элементы ИЛИ, первый триггер распределитель импульсов, блок внешней памяти, счетчик, выходы которого соединены с адресными входами блоков внешней и буферной памяти, выходы последнего соединены с одними входами блока элементов ИЛИ и с одними входами первого-элемента сравнения, выход которого подключен к первому входу первого элемента И, выход которого подключен к входу клавиатуры, первый выход которой подключен к первому входу первого элемента ИЛИ, выход которого подключен к входу установки в 1 перво го триггера, неинвертирующий выход которого подключен к входу распределителя импульсов, первый выход которого соединен со счетным входом счетчика и первым входом второго элемента И, выход которого подключен к первому входу второго элемента ИЛИ, выход которого подключен к входу установки в О первого триггера, вто51рой выход распределителя импульсов подключен к входу Чтение-запись блока внешнейпамяти, входы данных кото рого объединены с входами данных блока буферной памяти, с другими входами первого элемента сравнения и подключены к входам первого регист ра, входы которого соединены с выходами блока элементов ИЛИ, другие входы которого соединены с выходами группы клавиатуры, третий выход распределителя импульсов подключен к входу Чтение-запись блока буферной памяти, выходы блока внешней памяти являются выходами устройства, о тличающееся тем, что с целью повьппения быстродействия устройства, в него введены третий и четвертый элементы ИЛИ, третий, четвертьй, пятый, шестой, седьмой элементы И, второй, третий, четвертый триггеры, второй регистр, второй элемент сравнения; выход которого подключен к первому входу третьего элемента ИЛИ выход которого соединен со входом сброса счетчика, с первыми входами третьего и четвертого элементов И, выход четвертого элемента И соединен с первым входом пятого элемента И и с синхровходами второго и третьего триггеров, неинвертирующий выход третьего триггера соединен со вторыми входами первого и пятого элементов И, пятого элемента И подключен к первс 1у входу четвертого 9 элемента ИЛИ, выход которого подклюиен к синхровходу четвертого триггера, неинвертирующий выход которого соединен с управляющим входом блока внешней памяти, со вторыми входами первого элемента ИЛИ и третьего элемента И, выход которого соединен со вторыми выходами второго и четвертого элементов ИЛИ, неинвертирующий выход четвертого триггера соединен со вторыми входами второго и четвертого элементов И и с первым входом шестого элемента И, второй вход которого соединен с инвертирующим выходом третьего триггера, вход установки в 1 которого соединен с выходом седьмого элемента И, первый вход которого соединен с выходом второго триггера, второй вход седьмого элемента И соединен с первым выходом распределителя импульсов, входы установки в О третьего и четвертого триггеров соединены со вторым выходом клавиатуры, третий выход которой соединен со вторым входом третьего элемента ИЛИ и с синхровходом второго регистра, информационные входы которого соединены с выходами счетчика и с одними входами второго элемента сравнения, другие входы которого соединены с выходами второго регистра, выход шестого элемента И подключен к управляющему входу блока буферной памяти.

Фиг. 2

Изобретение относится к области вычислительной техники и может быть использовано в системах подготовки данных. Целью изобретения является повышение быстродействия устройства. Введение в известное устройство дополнительных двух элементов ИЛИ, пяти элементов И, трех триггеров, ререгистра и элемента сравнения позволяет проводить три режима работы устройства: ввод информации в блок буферной памяти, автоматическую проверку информации в буферной памяти и перезапись проведенной информации из буферной памяти в блок внешней памяти. Возможность проведения автоматического контроля страниц переменной длины исключает необходимость проведения коррекции инфор Ф мации и, следовательно, позволяет (Л повысить быстродействие ввода информации в среднем в 1,5 раза. Кроме того, использование переменной длины страниц приводит к уменьшению расхода носителя информации внешней памяти. 2 ил. ю ел