Преобразователь кодов Советский патент 1986 года по МПК H03M7/14 

to

а

4

00

4::

а Изобретение относится к вычислительной технике и может быть исполь зовано в различных устройствах контроля дискретной информации. Цель изобретения - упрощение уст ройства для случая девятиразрядного входного кода. На фиг. 1 приведена блок-схема преобразователя кодовJ на фиг. 2 функциональная схема одной ячейки, Преобразователь кодов содержит с первой по двадцать седьмую ячейки 1-27, с первого по девятый входы 28-36 и с первого по девятый выходы 37-45. Каждая ячейка -21 (фиг. 2) выполнена на элементе -ИЛИ 46 и элемен те И 47, первые и вторые входы кото рых соответственно объединены в пер вый 48 и второй 49 входы ячейки, а выходы являются соответственно первым 50 и вторым 51 выходами ячей ки. Преобразователь кодов является многопороговым логическим блоком, реализующим на выходах пороговые функции с порогами, равными порядковым номерам выходов, от числа переменных, равного числу входов преобразователя. Преобразователь кодов работает следующим образом. При подаче на любой из входов 28 36 одного единичного сигнала, например на вход 30, единичный сигнал появляется на первых выходах ячеек 2, 5, 7 и 11 и пятом выходе 41. При подаче на входы 28-36 двух единичных сигналов, например на входы 30 и 33, единичный сигнал с входа 30 проходит на пятый выход 41 аналогич но описанному, а единичный сигнал с входа 33 при наличии единичного сигнала на входе 30 вызывает появле ние едийичного сигнала на первом вы ходе ячейки 3, втором выходе ячейки 5, первых выходах ячеек 12, 16, 23 и 18 и первом выходе 37. Работа преобразователя кодов ана логична описанному при любом числе единичных сигналов на входах 28-36. Формула изобретени Преобразователь кодов, содержащи ячейки с первой по двадцать седьмую, каждая из которых выполнена на элементе И.ПИ и элементе И, первые и вторые входы которых соответственно объединены и подключены к соответствуюицт входам ячейки, а выходы элемента ИПИ и элемента И являются соответственно первым и вторым выходами ячейки, первый выход первой ячейки соединен с первым входом седьмой ячейки, второй выход,которой подключен к первому входу девятой ячейки, первый выход которой соединен с вторым входом одиннадцатой ячейки, второй выход которой подключен к первому входу восемнадцатой ячейки, второй выход которой соединен с первым входом двадцать первой ячейки, первый и второй выходы которой .подключены соответственно к второму входу соответственно двадцать третьей ячейки и первому входу двадцать чет- . вёртой ячейки, первый и второй выходы которой соединены соответственно с вторым входом двадцать шестой и первым входом двадцать седьмой ячеек, первый и второй выходы третьей ячейки подключены соответственно к второму входу пятой ячейки и первому входу восьмой ячейки, первый и второй выходы которой, соединены с вторыми входами соответственно десятой и тринадцатой ячеек, второй выход десятой ячейки подключен к первому входу тринадцатой ячейки, первый выход которой соединен с BTOpt iM входом семнадцатой ячейки, второй выход двенадцатой ячейки подключен к первому входу четырнадцатой ячейки, первый выход которой соединен с вторым входом шестнадцатой ячейки,-второй выход которой подключен к первому входу девятнадцатой ячейки, первый выход двадцатой ячейки соединен с вторым входом двадцать второй ячейки, первый и второй выходы которой -подключены соответственно к второму входу двадцать четвертой и первому входу двадцать пятой ячеек, входы ячеек с первой по четвертую являются входами устройства соответственно с первого по восьмой, первые выходы двадцать третьей и двадцать шестой, вторые выходы двадцать седьмой и двадцать пятой ячеек являются соответственно первым, вторым, третьим, четвертым выходами устройства, отличающийся тем, , с целью упрощения устройства для случая девятиразрядного входного кода, второй

выход первой ячейки подключён к первому входу пятнадцатой ячейки, первый и второй выходы которой соединены соответственно с вторым входом двадцать первой ячейки и первым входом семнадцатой ячейки, первый и второй выходы которой подключены соответственно к второму входу девятнадцатой ячейки и первому входу двадцатой ячейки, второй вход которой соединен с вторым выходом тринадцатой ячейки, второй выход подключен к второму входу двадцать пятой ячейки, первый и второй выходы второй ячейки соединены с первыми входами соответственно пятой и десятой ячеек, второй выход пятой и первый выход десятой ячеек подключены к вторьм входам соответственно двенадцатой и пятнадцатой ячеек, первый выход седьмой ячейки соединен с первым входом одиннадцатой ячейки, второй выход четвертой ячейки подключен к второму входу восьмой ячейки, второй вход шестой ячейки является девятым входом устройства, первый и второй выходы шестой ячейки соединены с вторыми входами соответствеино девятой и четырнадцатой ячеек, вторые выходы которых подключены к первому входу двенадцатой и .5 первому входу двадцать второй ячеек соответственно, выход двенадцатой ячейки соединен с первым входом шестнадцатой ячейки, первый выход которой подключен к второму входу воO семнадцатой ячейки, первый выход которой соединен с первым входом двадцать третьей ячейки, первый и второй выходы девятнадцатой ячейки подключены соответственно к первому 5 входу двадцать шестой и второму входу двадцать седьмой ячеек, перв1з1й выход одиннадцатой, вторые выходы двадцать третьей и двадцать шестой, первые выходы двадцать седьмой и 0 двадцать пятой ячеек являются соот-ветственно пятым, шестым, седьмьтм, .восьмым ®и девьятьм входами устройства, первые выходы четвертой и пятой ячеек подключены 5 к втррьм входам соответственно шестой и двенадцатой ячеек.

Изобретение относится к вычислительной технике. Его использование в устройствах контроля дискретной информации позволяет упростить устройство для случая девятиразрядного входного кода. Преобразователь содержит двадцать семь ячеек, вьтолненных на элементе ИЛИ и элементе И с соответственно объединенными входами. Соответствующее соединение ячеек обеспечивает меньшее их число по сравнению с прототипом. 2 ил.

Фи2. 1

45

9

50

45

51

47

PU2.2