Стенд для измерения частотных характеристик диэлектрических свойств веществ Советский патент 1986 года по МПК G01R31/00 

Изобретение относится к электроизмерительной технике, может быть использовано для не разрушающе г о конт .роля параметров неоднородных сред, в которых содержатся проводящие включения, и является усовершенствованием стенда по авт. св. К381044. Цель изобретения - уменьшение времени измерения. На чертеже представлена блок-схема устройства. . Устройство содержит свип-генератор 1, образцовые конденсаторы 2 и 3, образцовый датчик 4 и измерительный датчик 5, в который помещается контролируемая среда 6, блок 7 деления, фазометр 8,. фазовращатели 9 и 10, фазометлз 11, блок 12 деления,.блок 13 перемножения, логарифмический усилитель 14, запоминающий блок 15,-блок 16 вычитания, нульорган 17, логарифмический усилитель 18, ограничитель 19, источник 20 опорного напряжения, компаратор 21, элемент 2 ИЛИ 22, триггер 23, кнопку 24 Пуск, индикатор 25, аналогоцифровые преобразователи (АДП) 26 28, цифровой вычислительный блок 29 При этом выход свип-генератора 1 соединен с входами емкостных делителей, образованных образцовым конденсатором 3 и образцовым датчиком 4, образцовым конденсатором 2 и измерительным датчиком 5 соответственно Выходы делителей соединены с входами блока 7 деления, выход которого является выходом U(6), а также входа ми фазометра 8 и через фазовращатели 9 и 10 с входом второго фазомет ра 11I выходы фазометров соединены с входами второго блока 12 деления, выход которого является выходом U(tg8). Сигналы U.(g) и U{tgS) подаются н входы блока 13 перемножения, а U() на вход А1Ш 26. Выход блока перемножения соединен с входом логарифмиче кого усилителя 14, выход которого соединен с входом запоминающего :ка 15 и одним из входов блока 16 вычитания, второй вход которого соединен с выходом блока 15. Выход блока вычитания соединен с одним из входов нуль-органа 17, причем выход блока перемножения соединен с .входом АЦП 27. Сигнал U(f) с дополнительного выхода-свип-генератора 1 поступает на входы логарифмического усилителя 18, выход которого соединен с одним входом ограничителя 19. Второй вход ограничителя соединен с выходом источника 20 опорного напряжения , а выход ограничителя - с одним из входов компаратора 21 и вторым входом нуль-органа. Второй вход компаратора 21 соединен с общей шиной, а выход - с управляющим входом блока 15 и одним из входов элемента 2 ИЛИ 22, второй вход которого соединен с выходом нуль-органа. Причем вход логарифмического усилителя 18 соединен с входом АЦП 28, Быходы АЦП 26, 27 и 28 соединены с входами цифрового вычислительного блока. Выход элемента 2 ИЛИ 22 соединен с одним из входов триггера 23, второй вход которого через кнопку Пуск соединен с общей щиной. Выход триггера соединен с входом индикатора 25 и дополнительным входом АЦП 28. Устройство работает следующим образом. Напряжение U(f), пропорциональное свипируемой частоте, логарифмируется усилителем 18, ограничивается снизу ограничителем 19 и поступает на вход компаратора 21. При превышении сигнала lgU(f) уровня ограничения, задаваемого источником 20 опорного напряжения компаратор переводит блок 15 в режим хранения текущего значения напряжения на его входе. При этом сигнал на выходе блока 16 вычитания имеет вид lgU| ()-IgUf f (foО втором входе нульоргана сигнал имеет вид lgU(f)-lgU( fg). При выполнении условия 2, одинаковых коэффициентах усиления усилителей 14 и 18 при равенстве сигналов на входах нульоргана на его выходе формируется сигнал, поступающий на один из входов элемента 2 ИЛИ. При частотах генератора fjfp на выходе компаратора 21 установлен нулевой уровень, который является сигналом разрещения на втором входе элемента 2 ИЛИ для опроки-дывания триггера 23. При нажатой кнопке 24 импульсом нуль-органа на линейном участке зависимости (e. )(f)j опрокидывается триггер- :;,, ;7ри этом срабатывает индикатор ,-5. Если условие Igf / 1 не выполняется, элемент 2 ШШ ос тается открытым и триггер остается в первоначальном состоянии. Изменяя уровень ограничения огра ничителя 19, условие срабатывания триггера устанавливается в среднее, положение диапазона срабатывания ин дикатора. Сигналы, поступающие на входы вычислительного блока, обрабатывают ся по формулам, откуда определяются искомые параметры rt 3e(fo)re(fol-eelf 2иг,8-е. Ге-8;рТ +2еГ1-;) .. (1-р)Ге(Го) lrf;T fJT pTferf:T7e;p где G , - проводимость и диэлектрическая проницаемость ; измеряемых включений; fj, - диэлектрическая проницаемость матрицы; 01 диэлектрическая проницае мость воздуха; объемная плотность включений. Формула изобретени Стенд для измерения частотных ха рактеристик диэлектрических свойств веществ) по авт. св. № 381044, о тличающийся тем, что, с целью уменьшения времени измерений. он снабжен блоком перемножения, двумя логарифмическими усилителями, запоминающим блоком, блоком вычитания, нуль-органом, ограничителем нижнего переменного уровня, компаратором, элементом 2 ИЛИ, триггером, индикатором и цифровым вычислительным блоком с аналого-цифровыми преобразователями, причем выход блока деления через последовательно соединенные блок перемножения и первый лсЯарифмический усилитель соединен с неинвертирзтощим входом непосредственно и через запоминающий блок - с инверсным входом блока вычитания, .выходом соединенного с одним входом нуль-органа, выход свип-генератора, через : т последовательно соединенные второй логарифмический усилитель и ограничитель нижнего переменного уровня соединен с другим входом нуль-органа и с одним входом компаратора, другой вход которого соединен с общей шиной, а выход соединен с запоминающим блоком и с одним входом элемента 2 ИЛИ, второй вход которого соединен с выходом нуль-органа, а выход элемента 2 ИЛИ через триггер соединен с индикатором и с цифровым вычислительным блоком, входы которого соединены с выходами аналоговых вычислительных блоков и блока перемножения через аналого-цифровые преобразователи.

. Изобретение может быть использовано для неразрушаемого контроля параметров неоднородных сред, в которых содержатся проводящие включения. Целью изобретения является уменыпение времени измерения. Для достижения этой дели в устройство дополнительно введены блок 13 перемножения, два логарифмических усилителя 14 и 18, блок 15 запоминания,блок 16 вычитания, нуль-орган 17, ограничитель 19 нижнего переменного уровня, компаратор 21, элемент 2 ИЛИ 22,триггер 23, индикатор 25 и цифровой вычислительный блок 29 с аналого-цифровыми преобразователями 26, ,27 и 28. На чертеже также показаны свип-генератор 1, образцовые конденсаторы 2 и 3, образ-цовьш 4 и измерительный S датчики, при этом в датчик 5 помещается контролируемая среда 6, блоки 7 и 12 де(Л ления, фазометры 8 и 11, фазовращас тели 9 и 10, источник 20 опорного напряжения, кнопка 24 Пуск. 1 ил. ,