Фазометр Советский патент 1993 года по МПК G01R25/00 

XI

О

VI

О х| О

Использование: контрольно-измерительная техника, определение разности фаз сигналов. Сущность изобретения: устройство содержит: 2 преобразователя синусоидальных сигналов в значение аргументов синусоид (1,2), 1 инвертор (3). суммирующий усилитель (4), 1 выпрямитель (5), 1 схему сравнения фаз выходных сигналов (6), 1 элемент 2 ИЛИ (7), 1 элемент 2И-НЕ (8), 1 компаратор (9), 2 ключа (10, 11), 1 аналого- цифровой преобразователь (12). 8 ил.

Фие.1

Изобретение относится к контрольно- измерительной технике и может быть использовано в схемах коррекции многофазных источников эталонных стимулирующих синусоидальных сигналов устройств контроля исправности электронного оборудования, где необходимо высокое быстродействие определения разности фаз сигналов.

Известен принцип измерения фазы двух сигналов одинаковой частоты и одинаковой амплитуды для построения суммо- разностных фазометров.

Устройства, построенные на этом принципе, содержат схемы сложения или вычитания двух входных синусоидальных сигналов с одинаковой частотой и амплитудой U и указатели разности фаз сигналов, Так как значение f определяется как усредненное в течение полупериода входного сигнала значение синусоидального напряжения с амплитудой Up 2U sirt(p/2) или DC -21) sln( p/2), то устройства обладают низким быстродействием,что не позволяет определять сдвиг фазы между мгновенными значениями двух входных сигналов.

Известен фазометр, содержащий первый и второй формирователи, выходы которых соединены соответственно с входами первого триггера, выход которого соединен с первым входом первого элемента И, выход которого через первый счетчик соединен с входами вычислительного блока, вторые входы которого через второй счетчик соединены с выходом второго элемента И, первый вход которого соединен с выходом второго триггера, а второй - с выходом генератора импульсов эталонной частоты, при этом выход второго формирователя соединен с первыми входами третьего и четвертого элементов И, а второй вход третьего элемента И соединен с клеммой иПуск устройства, четвертый триггер и последовательно соединенные управляющий блок, регистр памяти и блок сравнения кодов, вторые входы которого соединены с выходами первого счетчика, а выход - с управляющим входом вычислительного блока и первым, входом четвертого триггера, второй вход которого соединен с выходом четвертого элемента И и первым входом второго триггера, а выход - с вторым входом четвертого элемента И, при этом второй вход третьего триггера соединен с выходом третьего элемента И, вторым входом второго триггера, выход которого соединен с вторыми входами первого и второго элементов И, третьи входы которых соединены с выходом генератора импульсов эталонной частоты Авторское

свидетельство СССР N 1420546, кл. G 01 R 25/00, Бюл. № 32 от 30.08.88. Принцип измерения разности фаз, реализуемый устройством, основан на подсчете количества

импульсов генератора эталонной частоты в течение времени между начальными фазами входных сигналов и не позволяет непре- рывно определять разность фаз мгновенных значений входных сигналов.

Наиболее близким техническим решением является цифровой фазометр, содержащий два усилителя-ограничителя, синусный и косинусный фазовые детекторы, два блока выделения модуля, компаратор,

5 первый и второй коммутаторы, аналого- цифровой преобразователь, постоянный запоминающий элемент, инвертор, причем выход каждого из усилителей-ограничителей соединен с входами упомянутых фазо0 вых детекторов, выходы которых соединены с входами каждого блока выделения модуля, первые входы блоков выделения модуля соединены с входами компаратора и первого коммутатора, выход коммутатора соединен

5 с первым входом аналого-цифрового преобразователя, выход компаратора - с третьим входом первого коммутатора, вторые выходы блоков выделения модуля, выходы аналого-цифрового преобразователя и выход

0 компаратора - с входами постоянного запоминающего элемента, первые входы блоков выделения модуля - дополнительно с первым и вторым входами второго коммутатора, выход компаратора - через инвертор с

5 третьим входом второго коммутатора, к выходу которого, подключен второй вход ана- лого-цифрового преобразователя. Цифровой фазометр обладает высокой точностью и разрешающей способностью. Од0 нако, так как выходные напряжения фазовых детекторов формируются в течение полупериодов входных сигналов, фазометр также не позволяет определить фазы между мгновенными значениями двух входных си5 нусоидальных сигналов.

Целью изобретения является повышение быстродействия фазометра для определения сдвига фазы между мгновенными значениями двух синусоидальных сигналов.

0 Поставленная цель достигается тем, что в фазометр, содержащий второй компаратор, инвертор и включенные последовательно аналого-цифровой преобразователь и постоянное запоминающее устройство, до5 полнительно введены: первый суммирующий усилитель, второй выпрямитель, причем второй вход первого суммирующего усилителя подключен к выходу инвертора, а выход первого суммирующего усилителя к которому подключен вход второго выпрямителя, является аналоговым выходом фазометра, второй аналого-цифровой преобразователь, вход которого подключен к выходу второго выпрямителя, а выходы - являются цифровыми выходами фазометра без бита знака, элемент 2ИЛИ, первый ключ, вход управления которого соединен с выходом элемента 2ИЛИ, вход - с шиной положительного напряжения питания, а выход - с третьим входом первого суммирующего усилителя, элемент 2И-НЕ и второй ключ, вход управления которого подключен к выходу элемента 2И-НЕ, вход - к шине отрицательного напряжения питания, а выход - к четвертому входу первого суммиру- ющего усилителя, выход второго компаратора соединен с первыми входами элементов 2ИЛИ и 2И-НЕ, а также следующие элементы, образующие в совокупности с первым (третьим) аналого-цифровым преобразователем и первым (вторым) постоянным запоминающим устройством первый (второй) преобразователь синусоидальных сигналов в значения аргументов синусоид: первый выпрямитель, вход которого является входом первого преобразователя синусоидальных сигналов в значения аргументов синусоид, первый компаратор, входы первого аналого-цифрового преобразователя и инверсный вход первого компаратора подключены к выходу первого выпрямителя непосредственно, а неинверсный вход первого компаратора - через резистор и соединен через конденсатор с общей нулевой шиной питания, к выходу первого компаратора подключен последующий адресный вход первого (второго) постоянного запоминающего устройства, цифроана- логовый преобразователь, входы которого соединены с выходами первого (второго) постоянного запоминающего устройства, а выход является выходом первого (второго) преобразователя синусоидальных сигналов в значения аргументов синусоид, причем выход первого преобразователя синусоидальных сигналов в значения аргументов синусоид соединен с первым входом первого суммирующего усилителя и неинверсным входом второго компаратора, а выход второго - с входом инвертора и инверсным входом второго компаратора, а также элементы, образующие схему сравнения фаз входных сигналов: третий, четвертый, пятый компараторы и второй суммирующий усилитель, причем соединенные вместе инверсный вход третьего компаратора и первый вход второго суммирующего усилителя являются первым входом схемы сравнения фаз, соединенные вместе инверсные входы четвертого и пятого компараторов и второй

вход второго суммирующего усилителя являются вторым входом схемы сравнения фаз, неинверсные входы третьего и четвертого компараторов соединены через кон- 5 денсаторы с общей нулевой шиной питания и через резисторы с инверсными входами этих компараторов, нуль-орган, вход которого подключен к выходу второго суммирующего усилителя, дешифратор, входы 0 которого в порядке возрастания разрядов подключены соответственно к выходам нуль-органа, третьего, четвертого и пятого компараторов, элемент 8И, входы которого соединены с выходами 3, 4, 6, 7, 8,

5 9, 11, 12 дешифратора, а выход является выходом схемы сравнения фаз, и является цифровым выходом фазометра для вывода бита знака, с которым соединены вторые входы элемента 2ИЛИ и элемента

0 2И-НЕ, вход первого преобразователя синусоидальных сигналов в значения аргументов синусоид соединен с первым входом схемы сравнения фаз и является первым входом фазометра, а вход второго преобра5 зователя синусоидальных сигналов в зна че- ния аргументов синусоид соединенный со вторым входом схемы сравнения фаз является вторым входом фазометра;

Сопоставительный анализ с прототи0 пом показывает, что заявляемый фазометр отличается наличием новых элементов: двух суммирующих усилителей, двух выпрямителей, элемента 2 ИЛИ, элемента 2 И-НЕ, четырех компараторов, двух ключей, второго

5 аналого-цифрового преобразователя, нуль- органа, дешифратора (4 ), элемента 8И, трех резисторов и трех конденсаторов, второго преобразователя синусоидальных сиг-, налов, а также их связями между собой и

0. остальными элементами схемы: второй вход первого суммирующего усилителя подключен к выходу инвертора, к выходу первого суммирующего усилителя, являющегося аналоговым выходом фазометра - вход вто5 рого выпрямителя, вход второго аналого- цифрового преобразователя - к выходу, выпрямителя, выходы второго аналого-цифрового преобразователя являются цифровыми выходами фазометра, вход

0 управления первого ключа подключен к выходу элемента 2ИЛИ, а второго ключа - к выходу элемента 2И-НЕ, вход первого ключа - к шине положительного напряжения питания, выходы ключей - к третьему и чет5 вертому входам первого суммирующего усилителя, выход второго компаратора - с первыми входами элементов 2 ИЛ И и 2И- НЕ, вход первого выпрямителя являетп входом первого преобразователя синх ои дальных сигналов в значения аргументов

синусоид, входы первого аналого-цифрово- го преобразователя и инверсный вход первого компаратора соединены с выходом первого выпрямителя непосредственно, а неинверсный вход первого компаратора - через первый резистор и подключен через первый конденсатор к общей шине (нулевой) питания, к выходу первого компаратора подключен адресный вход первого постоянного запоминающего устройства, входы цифроаналогового преобразователя - к выходам первого постоянного запоминающего устройства, выход цифроаналогового преобразователя является выходом первого преобразователя синусоидальных сигналов в значения аргументов синусоид, второй преобразователь синусоидальных сигналов, причем выход первого преобразователя синусоидальных сигналов в значения аргументов синусоид соединен с первым входом первого суммирующего усилителя и неинверсным входом второго компаратора, а выход второго - с входом инвертора и инверсным входом второго компаратора, соединенные вместе инверсный вход третьего компаратора, неинверсный вход пятого компаратора и первый вход второго суммирующего усилителя являются первым входом схемы сравнения фаз, а соединенные вместе инверсные входы четвертого и пятого компараторов и второй вход второго суммирующего усилителя - вторым входом схемы сравнения фаз, неинверсные входы третьего и четвертого компараторов соединены через второй и третий конденсаторы с общей шиной (нулевой) питания и через второй и третий резисторы - с инверсными входами этих компараторов, вход нуль-органа - с выходом второго суммирующего усилителя, входы дешифратора - в порядке возрастания разрядов - соответственно с выходами нуль-органа, третьего, четвертого и пятого компараторов, входы элемента 8И

-с выходами 3, 4. 6, 7. 8, 9, 11, 12 дешифратора, выход элемента 8И является выходом схемы сравнения фаз и цифровым выходом бита знака фазометра, вторые входы элементов 2ИЛЙ и 2И-НЕ подключены к выходу схемы сравнения фаз, вход первого преобразователя синусоидальных сигналов в значения аргументов синусоид соединен с первым входом схемы сравнения фаз и является первым входом фазометра, а вход второго - со вторым входом схемы сравнения фаз и является вторым входом фазометра.

Признаки, отличающие заявляемое техническое решение от прототипа, кроме второго суммирующего усилителя, входы которого являются входами фазометра, и

элемента И, не выявлены в других технических решениях. Суммирующий усилитель и элемент И при их введении в указанной связи с остальными элементами схемы в заявляемый фазометр проявляют новые свойства, т.е. суммирующий усилитель и нуль-орган позволяют определить полярность мгновенного значения суммы входных сигналов, а элемент И (8И) с

дешифратором выполняют функции мажоритарного элемента. Это позволяет сделать вывод о том, что заявляемое техническое решение соответствует критерию существенные отличия.

Фазометр (фиг, 1) содержит преобразователи 1, 2 синусоидальных сигналов в зна-. чения аргументов синусоид, инвертор 3, вход которого соединен с выходом преобразователя 2, включенные последовательно

суммирующий усилитель 4 и выпрямитель 5, первый вход усилителя 4 соединен с выходом инвертора 3, а второй вход - с выходом преобразователя 1, схему 6 сравнения фаз входных сигналов, первый вход которой соединен со входом преобразователя 1 и является первым входом фазометра, соединенные вместе второй вход схемы 6 сравнения фаз и вход преобразователя 2 являются вторым1 входом фазометра, элемент 2ИЛИ 7 и элемент 2Й-НЕ 8, первые входы которых подключены к выходу схемы 6 сравнения фаз, а вторые входы - к выходу компаратора 9, первый вход которого соединен с выходом преобразователя 1, а инверсный вход - с выходом преобразователя 2, первый и второй ключи 10 и 11, входы которых подключены соответственно к шинам положительного и отрицательного напряжений питания, входы управления - к

выходам элемента 2ИЛЙ 7 и элемента 2И- НЕ 8, а выходы - ко второму и третьему входам усилителя 4, аналого-цифровой преобразователь 12, вход которого соединен с выходом выпрямителя 5. а выходы образуют

цифровые выходы фазометра, причем выход схемы б сравнения фаз является цифровым выходом фазометра для вывода бита знака, выход суммирующего усилителя 4 является аналогичным выходом фазометра.

Фазометр функционирует следующим образом. На первый и второй входы фазометра поступают входные исследуемые сиг- налы UBX A- sin (on + р и u8x2 A-sIn (со t + ) с постоянной амплитудой А, а на

выходах преобразователей 1, 2 синусоидальных сигналов в значения аргументов синусоид формируются соответственно напряжения:

ui К arc sin luBxii;

т.е. ui Ktot + p, 0 ftrt + pi 7i;

U2 К arc sin luBx2 I; т.е. U2 К |йл + (pi , 0 an + pi n где К - масштабный коэффициент.

Разность фаз р I р I входных сигналов ивх1 и ивха определяется соотношением:

р (. Ц - U2 . если Ui U2 ; pi pl

U1-U2 + кЯ,если1)1 U2 . Р2 1 I Ui - U2 I . если U1 U2 ; р2

I U1 - 1)2 - к Л I , если Ui U2 : фг f 1 :

где ui, -U2, К л, -Ктг- сигналы равные относительным значениям токов на входах суммирующего усилителя 4,

напряжение на выходе усилителя 4;

р- напряжение на выходе выпрямителя 5.

Значения токов на входе усилителя 4, пропорциональные щ, -U2, К я, -Юг определяется сопротивлениями входов RB усилителя 4 и соответственно равны:

. Ui .U2 li о-:. 2 RBXI

Rex2

|3 +Un . |4 . Rex 3 RBX 4

причем, если максимальные значения ui. 112

равны + Un l-Un I, TO Rax1 Rex2 Rax3

RBx4, где Un, - Un - напряжения положительного и отрицательного источников питания. Аналого-цифровой преобразователь 12 предназначен для преобразования разности фаз р (без знака) входных сигналов uexi и ивх2 в двоичный код. Включение напряжений +Un на третий вход усилителя 4 и -Un на четвертый вход усилителя 4 согласно соотношению (1) осуществляется в следующей последовательности.

При (fa на выходе схемы 6 сравнения фаз устанавливается напряжение логического нуля, логическая 1 на выходе элемента 2И-НЕ 8 переводит. Ключ 11 в закрытое состояние, и значение тока U будет равно нулю. Если ui U2, то логическая 1 на выходе компаратора 9 установит логическую 1 на выходе элемента 2ИЛИ 7, ключ 10 переводится в закрытое состояние, значение тока 1з также станет равным нулю. Если ui U2. то ключ 10 переводится в открытое сосотяние, и на третьем входе суммирующего усилителя 4 установится напряжение + Un.

При р2 р на выходе схемы 6 установится логическая 1, устанавливающая логическую Г на выходе элемента 2ИЛИ 7. Ключ 10 переводится в закрытое состояние. и значение тока будет равно нулю. Если ui U2, то логическая 1 на выходе компаратора 9 устанавливает логический О на выходе элемента 2И-НЕ 8. Ключ 11 переводится в открытое состояние, и на чет вертом входе усилителя 4 установится напряжение -Un. Если л U2, то ключ 11 переводится в закрытое состояние, и знэчение тока Ц становится равным нулю. Таким обоазом, на цифровых выходах фазометра, образованных выходами аналого-цифрового преобразователя .12 и схемы б сравнения фаз, устанавливается двоичный код мгновенного значения разности фаз входных сигналов ивх1, ивх2 со знаком, а на выходе суммирующего усилителя 4 устанавливается выходное напряжение , пропорциональное мгновенному значению разности

фаз uBxl и uBx2. 0,то полярность и рположительная, если 0, то полярность хр отрицательная.

Преобразователи 1, 2 синусоидальных сигналов в значения аргументов синусоид

имеют одинаковую схему. Преобразователь (фиг. 2) содержит: выпрямитель 13,,вход которого является входом преобразователя 1, аналого-цифровой преобразователь 14, компаратор 15, причем первый вход компаратора 15 подключен к выходу выпрямителя 13 через резистор 16 и к общей нулевой шине питания через конденсатор 17, а инверсный вход компаратора 15 и вход аналого-цифрового преобразователя 14 непосредственно к выходу выпрямителя 13, постоянное запоминающее устройство 18, адресные входы которого соединены с выходами аналого-цифрового преобразователя 14 и компаратора 15, а выходы - с

входами цифроаналогового преобразователя 19, выход которого является выходом преобразователя 1.

Преобразователь 1 работает следующим образом. Выпрямитель 13 преобразует

входной сигнал UBX в сигнал иВх I, преобразуемый с дискретностью Д| ивх I в двоичные коды аналого-цифровым преобразователем 14. Сигнал на инверсном входе компаратора устанавливается с задержкой / 1Д по фазе

по отношению к сигналу |ивх I. устанавливающемся на его инверсном входе:

arctg

1

(DC R

AywiH.

где R, С - сопротивление резистора 16 и емкость конденсатора 17, - дискретность по фазе аналого-цифрового преобразователя 14 при |ивх . Следовательно, в течение нечетных периодов ивх, когда мгновенное значение I UBX I нарастает, на выходе компаратора 15 устанавливается логический О, в течение четных периодов UBX, когда luaxl спадает, -логическая 1. Этот сигнал поступает на первый адресный вход постоянного запоминающего устройства 18, и лри.изменении последовательности значений двоичного кода пропорционально мгновенному значению Ывх на других его адресных входах, последовательность значений двоичного кода на его выходах будет нарастать по линейному закону от нуля до максимального значения в течение каждого полупериода синусоиды UBX. Цифроаналоговый преобразователь 19 преобразует эту последовательность в линейно-изменяющееся напряжение щ с начальной фазой р, пропорциональное ал, О ал п. Аналогично работает преобразователь 2.

Схема 6 (фиг. 3) сравнения содерх ит: первый компаратор 20, второй компаратор 21. третий компаратор 22, суммирующий усилитель 23, причем неинверсный вход первого компаратора 20 соединен через конденсатор 24 с общей нулевой шиной питания и через резистор 25 с инверсным входом первого компаратора 20,неинверсным входом третьего компаратора 2.2 и первым входом усилителя 23, которые являются первым входом схемы 6 сравнения фаз, неинверсный вход второго компаратора 21 соединен через конденсатор 26 с общей нулевой шиной питания и через резистор 27 .с инверсным входом второго компаратора 21, Инверсным входом третьего компаратора 22 и вторым входом усилителя 23, которые являются вторым входом схемы 6 сравнения фаз, нуль-орган 28, вход которого подключен к выходу усилителя 23, дешифратор 29 (), вход младшего разряда которого подключен к выходу нуль-органа 28, вход второго разряда - к выходу первого компаратора 20, вход третьего разряда - к выходу второго компаратора 21, вход четвертого разряда - к выходу третьего компаратора 22, и инверсные выходы 3, 4, 6, 7, 8, 9, 11, 12 соединены со входами элемента 8И 30, выход которого является выходом схемы 6 сравнения фаз.

Схема сравнения фаз работает следующим образом. Предположим, что pi p. Тогда если ивх1 + ивх2 Н) и на выходе нуль- органа 28 установлена логическая 1. выполняются следующие независимые

соотношения для ивх1, u8x2 и частичных производных от этих функций по времени Uexi и ивх2:

- если UBX Uex2, и на выходе третьего

компаратора 22 установлен логический О,

то ивх1 0, и на выходе первого компаратора

20 установлена логическая 1, независимо

оттого, что и вх2 0 или иёх2 0, т.к. в течение

этого времени ивх2 изменяет свою полярность, и на выходе второго компаратора 21

могут быть логические уровни 1 и

- если ивх1 Uex2, на выходе третьего компаратора 22 установлена логическая 1. то иВх2 0, независимо от того, что UBXI О

или u exi 0, значит, на выходе второго компаратора 21 установлен логический О, на выходе первого компаратора 20 могут быть логические уровни 1 и О. Аналогично, если UBXI + UBX 0, и на выходе нуль-органа

28 установлен логический О, выполняются соотношения;

- если иВх1 ивх2, и на выходе третьего компаратора 22 установлен логический О, то и Вх2 О, на выходе второго компаратора 21 установлена логическая 1, а на выходе первого компаратора 20 могут быть логические уровни 1 и

- если пвх1 Овх2, и на выходе третьего компаратора 22 установлена логическая 1.

то u axi 0, на выходе первого компаратора 20 установлен логический О, на выходе второго компаратора 21 могут быть логические уровни 1 и О.

Первый компаратор 20 с подключенными к его входу конденсатором 24 и резистором 25 и второй компаратор 21 с подключенными к его входу конденсатором 26 и резистором 27 схемы 6 сравнения фаз идентичны с компаратором 15 с подключен.ными к его входу конденсаторы 17 и резистором 16 преобразователя 1 синусоидальных сигналов в значения аргументов синусоид.

Таким образом, при рг р на входах

дешифратора 29 схемы 6 сравнения фаз устанавливаются комбинации двоичного кода: 0011 и 0111, 1001 и 1011, 0100 и 0110, 1000 и 1100, при которых логический О устанавливается на выходах дешифратора 29 3,

4, 6, 7, 8, 9, 11, 12, и на выходе элемента 8И 30 также установится логический О. При рг р на входах дешифратора 29 установятся другие комбинации двоичного кода, и на выходе элемента 8И 30

установится логическая 1.

Временная диаграмма работы фазометра приведена на фиг. 4, где введены следующие обозначения:

UBX - сигнал на первом входе фазометра,

.Uex2+; Uex2 - сигнал на втором входе фазометра при

(pl р и при pz

ui - сигнал на выходе преобразователя 1,

U2+, U2 - сигналы на выходе преобразователя 2 при pi (pi и при р2 pi ,

Кя+, Юг -сигналы на выходе ключа 10 и ключа 11,

иу - выходное напряжение фазометра, пропорциональное разности фаз входных

Сигналов Uexl И Uex2,

us, Dy - сигнал на выходе выпрямителя 5 и значение двоичного кода на выходе ана- логоцифрового преобразователя 12.

Зн.р значение бита знака разности фаз

Uex1 И UBx2.

Временная диаграмма работы преобра- зователя 1 приведена на фиг. 5, где введены следующие обозначения:

UBXI - входное напряжение преобразователя,

luexil : Di4 - напряжение на выходе выпрямителя 13 и значение двоичного кода на выходе аналого-цифрового преобразователя 14,.

и is сигнал на выходе компаратора 15,

DIS; и - значение двоичного кода на выходе постоянного запоминающего устройства 18 и выходное напряжение преобразователя 1.

Временная диаграмма работы схемы б сравнения фаз приведена на фиг. 6, где введены следующие обозначения:

ивх1 -.сигнал на первом входе схемы 6;

ивх2+; Uex2- сигнал на втором входе схемы б при (р2 pi и при (pi

U28 - сигнал на выходе нуль-органа 28,

U20, U2i, U22 сигналы на выходах компараторов 20,.21, 22,

Фазометр обладает высоким быстро- действием во всем диапазоне разности фаз от 0 до 360°, Для построения блоков схемы фазометра использованы следующие элементы и их соединения С.В. Якубовский, Н.А.Барканов, Л.И.Ниссельсон и др. Анало- говые и цифровые интегральные микросхеФормула изобретения 1. Фазометр, содержащий инвертор, первый компаратор и соединенные последовательно аналого-цифровой преобразователь и постоянное запоминающее

мы: Справочное пособие / Под ред. С.В.Якубовского. 2-е изд. - М.: Радио и связь, 1984. В качестве инвертора 3, суммирующих усилителей 4, 23 использованы инвертирующие усилители на основе микросхем К553УД2, элемента 2ИЛИ 7 - элемент микросхемы К155ЛЛ1, элемента 2И-НЕ 8 - элемент микросхемы К155ЛАЗ, компараторов 9, 15, 20, 21, 22, нуль-органа 28 - микросхемы. К554САЗ. Ключ 10 может быть выполнен по схеме, приведенной на фиг. 7, а ключ 11 - по схеме, приведенной на фиг. 8, соответственно на транзисторе КТ3107 и транзисторах КТ3107, КТ3102. Аналого-цифровые преобразователи 12,15 построены на основе микросхемы К1108ПВ1. В качестве выпрямителей 5, 13 использованы неинвер- тирущие усилители на основе микросхемы. К553УД2, к.неинвертирующему входу которой подключен анод диода КД522, катод ко- торого соединен с общей нулевой шиной питания. Если частота входных сигналов фазометра равна 50 Гц, то сопротивление резисторов 16, 25, 27 может быть равным 15 кОм, а емкость конденсаторов 17, 24, 26-3 нФ. Постоянное запоминающее устройство 10 может быть выполнено на микросхеме К573РФЗ. Цифроаналоговый преобразователь 19 - включенные последовательно микросхемы КР572ПА1 и К553УД2. Дешифратор 29 выполнен на микросхеме К155ИДЗ, элемент 8И 30 - включенные последовательно микросхема УТ55ЛА2 и элемент микросхемы У155ЛН1.

Необходимость постоянства амплитуд входных сигналов фазометра для его нормального функционирования определяет область его применения - для контроля сдвига фаз в схемах коррекции многофазных источников эталонных стимулирующих сигналов устройств контроля исправности электронного оборудования, однако совместно с формирователями синусоидальных сигналов, синхронизированными по частоте и фазе с внешними сигналами и обеспечивающими постоянство амплитуд выходных на- пряжений, фазометр может быть использован как быстродействующий фазо- измерительньмй орган в релейных защитах и компенсаторах реактивной мощности энергосистем.

устройство, отличающийся тем, что, с целью повышения быстродействия для измерения мгновенного значения разности фаз двух сигналов, дополнительно введены первый и второй преобразователи синусомдальных сигналов в значения аргументов синусоид, первый суммирующий усилитель, первый вход которого и неинверсный вход первого компаратора соединены с выходом первого преобразователя синусоидальных сигналов, инверсный вход первого компаратора - с выходом второго преобразователя синусоидальных сигналов, второй вход первого суммирующего усилителя через инвертор - с выходом второго преобразователя синусоидальных сигналов, второй эналого- цифровой преобразователь, вход которого соединен с выходом первого суммирующего усилителя, который является аналоговым выходом фазометра, выходы второго анало- ro-цифрового преобразователя являются цифровыми выходами фазометра, первый и второй ключи, элемент 2 ИЛИ и элемент 2И-НЕ, первые входы которых соединены с выходом первого компаратора, а выходы - с входами управления первого и второго ключей, к выходам которых подключены третий и четвертый входы первого суммирующего усилителя, входы ключей подключены соответственно к шинам положительного и отрицательного напряжений питания, схема сравнения фаз, первый вход которой соединен с входом первого преобразователя синусоидальных сигналов и является первым входом фазометра, второй вход соединен с входом второго преобразователя синусоидальных сигналов и является вторым входом фазометра, а выход - с вторыми входами элементов 2 ИЛИ- НЕ и является цифровым выходом бита знака фазометра.

преобразователь и постоянное запоминающее устройство с выходом выпрямителя, компаратор, инверсный вход которого непосредственно соединен с выходом выпрямителя, а другой через конденсатор подключен к общей нулевой шине питания и через резистор - к выходу выпрямителя, выход компаратора соединен с адресным входом постоянного запоминающего устройства, а выхоД цифроаналогового .преобразователя является выходом преобразователя.

Фиг. 2

Фие.З

t-гпф

9 ШВЫ

Фиг. В