Преобразователь постоянного напряжения Советский патент 1986 года по МПК H02M3/337 

Изобретение относится к электро- техикке и может быть использовано во вторичных источниках питания устройств радиотехники, автоматики и вычислительной техники. Целью изобретения является повышение надежности путем увеличения помехозащищенности преобразователя. На фиг.1 изображена ,схема преобразователя; на фиг.2 - диаграммы напряжений, поясняющие его работу. Преобразователь постоянного напряжения содержит подключенньш к входным выводам инвертор 1 с выходным трансформатором, вьтрямитель 2, фильтр 3, выход которого подсоединен к выходным выводам, а также блок 4 управления, включающий в себя задающий генератор 5, фазорасщепитель 6 и узел 7 задерж ки. Вход управления узла 7 задержки соединен с выходными выводами .через цепь 8 обратной связи. Выход задающего генератора 5 через фазорасщепитель б и узел 7 задержки соединен соответственно с первым и вторым входами логических элементов 9 н 10 совпадения. Сшювые электроды транзисторов инвертора 1 соединены с датчиками 11 и 12 состояния транзисторов, а базы с предварительными усилителями 13 и 14. Преобразователь содержит также триггер 15 и первый и второй логические элементы И-НЕ 16 и 17 соответственно. Счетный вход триггера 15 соединен с выходами датчиков 11 и 12, синхронизирующий вход через логические элементы И-НЕ 16 и 17 - с выходами соответствующих логических элементов 9 и 10 совпадения, а каждьй из выходов триггера 15 соединен с соответствующим третьим входом логических элементов 9 и 10 совпадения. Преобразователь работает следующим образом. Задающий генератор 5 вырабатывает последовательность однополярных импульсов (фиг.2 ). Эта последовательность в узле 7 задержки преобразуется в напряжение треугольной формы (фиг.2б), которое там же сравнивается с выходньм сигналом цепи 8 обратной связи. В результате этого сравнения на выходе узлсЧ 7 задержкиформируется последовательность управляющих широтно модулированных импульсов (фиг.2 6) которая подается на вторые входы логических элементов 9 и 10 совпадения 1 1 При воздействии дестабилизирующих факторов изменяется сигнал на выходе цепи 8 обратной связи, что приводит к изменению длительности управляющих импульсов с целью поддержания стабиизации выходного напряжения устройства На первые входы логических элементов 9 и 10 совпадения подаются две сдвинутые одна относительно другой на 180° последовательности импульсов (фиг.2Р,А), которые вырабатывает фазорасщепитель 6 путем деления на две частоты следования импульсов (фиг.2а) задающего генератора 5. В- первый момент включения триггер 15 находится в одном из возможных устойчивых состояний. Например, на инверсном выходе установлен сигнал логической 1, на прямом - логического О. Эти сигналы подаются натретьи входы логических элементов 9 и 10 совпадения, ив этом случае элемент 9 готов к выделенгло на своем выходе широтно модулированного управляющего импульса, который далее усидивается предварительным усилителем 13 и открывает верхний транзистор инвертора. На выходе логического элемента 10 - сигнал логического О, и нижний транзистор инвертора заперт. В датчике 11 состояния начинает формироваться импульс тока, который подается на счетный вход триггера 15. Указанное состояние триггера 15 должно оставаться неизменным до окончания Лиротно модулированного управляющего импульса и далее до полного спада коллект( и, следовательно, эмиттерноготока, формирующего импульс тока датчика 11 состояния. Для обеспечения этого требования на синхронизирующий вход триггера 15 с выхода логического элемента 9 через логический элемент И-НЕ 16 в течение всего времени действия управляющего импульса поступает сигнал логического (фиг.2ж). В момент окончания широтно модулированного импульса на выходе логиче- ского элемента 9 совпадения устанавливается сигнал логического О, а на синхронизирующем входе триггера 15 логической 1. Теперь триггер 15 готов к переключению, которое происхоДит при поступлении на его счетный вход заднего фронта импульса, что соответствует полному спаду коллекторного тока верхнего транзистора. Очевидно, что подача на синхронизирующий вход триггера 15 сигнала ло гического О на время действия широтно модулированного управляющего сигнала повышает помехозащищенность работы триггера 15, что в конечном итоге отражается на надежности работы всего устройства в целом. На фиг.2Е пунктиром показано воз действие возможной помехи на счетньй импульс, имеющий место на выходе датчиков состояния транзисторов. Так как во время действия этой помехи сигнал на синхронизирующем входе триггера 15 равен нулю (фиг.2ж), триггер 15 на: данную помеху не реагирует. .Кроме того, при выходе из строя одного из каналов управления второй канал автоматически блокируется. Тем самым предупреждается возможность работы инвертора в однотактном режиме, что привело бы к вькоду из строя силовых транзисторов. Фор м у л а из об р е т е н и я Преобразователь постоянного напряжения, содержащий подключенный к входным выводам устройства инвертор с выходным трансформатором, вьтрямитель и фильтр, выход которого подсоединен к выходным выводам устройства, а также блок управления, состоящий из задающего генератора, выход которого соединен с первыми и вторыми входами логических элементов совпадения соответственно через фазорасщепитель и узел задержки, вход управления кото- рого соединен с выходными выводами устройства через цепь обратной связи, при этом третьи входы логических элементов совпадения соединены с соответствующими выходами триггера, одни из входов которого соединены с выходами датчиков состояния силовых цепей транзисторов инвертора, отличающийся тем, что, с целью повышения надежности путем увеличения помехозащищенности устройства, триггер выполнен с синхронизирующим входом, соединенным через введенные логические элементы И-НЕ с соответствующими выходами логических элементов совпадения, а одни из входов его объединены и образуют его счетный вход.. .

Изобретение относится к электротехнике и может быть использовано во вторичных источниках питания устройств радиотехники, автоматики и вычислительной техники. Цель изобретения - повьт1ение надежности путем увеличения помехозащищенности устройства. Устройство содержит инвертор 1 с выходным трансформатором, в силовые цепи транзисторов инвертора включены датчики состояния транзисторов, выхо ды которых подсоединены к счетному входу триггера 15, синхронизирующий вход которого через логические элементы соединен с выходами трехвходовых элементов совпадения 9, 10, на входы которых подаются сигналы с блока обратной связи, задающего генератора и выходов триггера 15 соответственно. Переключение триггера 15 происходит при полном спаде коллекторного тока соответствующего транi зистора при наличии логического нуля на его синхронизирующем входе, что (Л исключает прохождение помехи через соответствующий канал управления. При выходе из строя одного из каналов управления второй канал автоматически блокируется. 2 нл. ю 05 СП